計算機組成原理第二章計算機的邏輯部件

種用機俶就原理

第2章計算機的邏輯部件

2007.7.2計算機組成原理1

-5.計算機的邏輯部件

本章從邏輯代數(shù)的基本知識、邏輯門電路的構(gòu)

成及特性出發(fā)，介紹組合邏輯電路分析與設(shè)計的一

般方法；介紹了加法器、譯碼器等常用芯片的邏輯

功能；介紹了加法器、譯碼器等中規(guī)模器件設(shè)計組

合邏輯電路、解決實際問題的思路與方法。讀者應

深入理解基本邏輯運算、邏輯運算規(guī)則、邏輯函數(shù)

的標準表達式、代數(shù)化簡、卡諾圖化簡等基本理論；

掌握利用邏輯代數(shù)知識分析組合邏輯電路的方法；

掌握用小規(guī)模器件設(shè)計組合電路的一般過程；深入

理解中規(guī)模器件在設(shè)計組合邏輯電路、解決實際問

題中的應用。

200772計算機組成原理2

本章要點:

數(shù)字邏輯電路基礎(chǔ)知識

邏輯函數(shù)的化簡

加法器設(shè)計

譯碼器設(shè)計

計數(shù)器設(shè)計

EDA技術(shù)

200772I組成原理

n

-u>,-.

2.1數(shù)字邏輯與數(shù)字電路

2.1.1邏輯代數(shù)的基本知識

邏輯代數(shù)是研究邏輯電路的基本工具，是描述

輸入邏輯變量和輸出函數(shù)之間關(guān)系的數(shù)學表達式。

邏輯代數(shù)又稱為開關(guān)代數(shù)或布爾代數(shù)，是由英國數(shù)

學家喬治?布爾(GeorgeBoole)于19世紀中葉首

先提出的用于描述客觀事物邏輯關(guān)系的數(shù)學方法，

是按一定的邏輯規(guī)律進彳亍運算的，反映邏輯變量運

算規(guī)律的數(shù)學，主要應用于繼電器開關(guān)電路的分析

與設(shè)計上。經(jīng)過不斷的完善和發(fā)展后，被用于數(shù)字

邏輯電路和數(shù)字系統(tǒng)中，成為邏輯電路分析和設(shè)計

的有力工具。

2。。772計算機組成原理4

□

-_

1.數(shù)字邏輯信號

通常電子系統(tǒng)中都含有模擬和數(shù)字兩種模塊。

和模擬電路相比較，在存儲、分析或傳輸信號時，

數(shù)字電路更具優(yōu)越性。在數(shù)字電路中，常用二進制

數(shù)來量化連續(xù)變化的模擬信號，而二進制數(shù)正好是

用數(shù)字1和0來表示的。這里的0和1不是十進制數(shù)中

的數(shù)字，邏輯0和邏輯1不代表數(shù)值大小，僅表示相

互矛盾、相互對立的兩種邏輯狀態(tài)，這樣就可借助

復雜的數(shù)字系統(tǒng)來實現(xiàn)信號的存儲、分析和傳輸。

2007.7.2計算機組成原理5

.二2.整轅蝦

邏輯代數(shù)與普通代數(shù)相似之處在于它們都是用字母

表示變量，用代數(shù)式描述客觀事物間的關(guān)系。但不同的是，

邏輯代數(shù)是描述客觀事物間的邏輯關(guān)系，邏輯函數(shù)表達式

中的邏輯變量的取值和邏輯函數(shù)值都只有兩個值，即0和

1,稱之為數(shù)字邏輯。

在電路上，可用電子器件的開關(guān)特性來實現(xiàn)，由此

形成離散信號電壓或數(shù)字電壓，這些數(shù)字電壓通常用邏輯

電平來表示。應當注意，邏輯電平不是物理量，而是物理

量的相對表示。在正邏輯體系中，用1來表示高電平，用0

來表示低電平。在負邏輯體系中，用0來表示高電平，用1

來表示低電平（本書采用正邏輯）。這種高電平和低電平

統(tǒng)稱為邏輯電平。

200772計算機組成原理6

__i常見的門電路

1.與門

真值表表示的兩輸入端與門如表2」所示，邏輯

符號如圖2?1所示。從與門的邏輯關(guān)系上可以看出，

如果輸入端A作為控制端，則A的值將會決定輸入端

B的值是否能被輸出到端口Y。

■內(nèi)1卜,Y=AB

000

010

100

111

表2-1兩輸入端與門的真值表

2007.7.2計算機組成原理7

□1r—

.4_U'.

符號表示:

(a)國外符號(b)國標符號

?2-1兩輸入端與門邏輯符號

2。。772計算機組成原理8

2.或門

真值表表示的兩輸入端或門如表2?2所示，邏輯

符號如圖2?2所示。

Y=A+

表2?2兩輸入端或門的真值表

2007.7.2計算機組成原理

二圖2?2兩輸入端或門邏輯符號

(a)國外符號

2007.7.2計算機組成原理10

里3,非門

非門可以用反相器電路實現(xiàn)，因此非門又稱為

“反相器”。真值表表示的非門如表2?3所示，邏輯

符號如圖2?3所示。

2。。772計算機組成原理：迸［11

符號表示:

A

AY

(a)國外符號國標付號

圖2?3非門邏輯符號

2007.7.2計算機組成原理12

真值表表示的兩輸入端或非門如表2?5所示，邏

輯符號如圖2?5所示。可以利用或非門的輸入端A來

控制輸入端B。當A=0時,（輸入信號被反相輸

出）；當A=1時，則不管B的值是什么，Y都為0。

AVY=A+B

001

010

100

110

表2?5兩輸入端或非門的真值表

2007.7.2計算機組成原理13

4符號表示:

(a)國夕卜符號(b)國標符號

圖2?5兩輸入端或非門邏輯符號

2007.7.2計算機組成原理14

里6^^^'~~~~

真值表表示的兩輸入端異或門如表2?6所示，邏

輯符號如圖2?6所示。從邏輯表達式中可以看出，異

或門能夠用與門、非門和或門來實現(xiàn)。

ABY=A十B

000

011

101

110

表2?6兩輸入端異或門的真值表

2007.7.2計算機組成原理15

(a)國外符號(b)國標符號

圖2?6兩輸入端異或門邏輯符號

2。。772計算機組成原理16

里7嘴：同琴門

真值表表示的兩輸入端同或門如表2?7所示，邏

輯符號如圖2?7所示。

A*

By=z口

001

010

100

111

表2?7兩輸入端同或門的真值表

200772計算玩組成原理.17

4符號表示:

(a)國外符號(b)國標符號

圖2?7兩輸入端同或門邏輯符號

2。。772計算機組成原理.18

j1>"v

2.2常用的組合邏輯電路設(shè)計

2.2.1加法器

在數(shù)字系統(tǒng)中，減法、乘法和除法的核心都是

加法，因此加法器是計算機的基本運算單元，在邏

輯電路中經(jīng)常使用。

半加器和全加器是算術(shù)運算電路中的基本單元,

它們是完成1位二進制數(shù)相加的一種組合邏輯電路。

2007.7.2計算機組成原理19

1.半加器

不考慮低位進位的加法器稱半加器。

設(shè)A為被加數(shù)，B為加數(shù)。本位和為S,本位進

位為C,根據(jù)半加器的概念得出半加器的真值表如

表2?8所示。

由真值表可得出本位和S,本位進位C的表達式:

KE.

；A；Sc

0000

0C10

11.、o

1i01

表2-8半加器真值表

2007.7.2計算玩組成原理20

實現(xiàn)半加器運算的邏輯電路

如圖2?8(a)所示，(b)圖為半加器的符號。

(a)(b)

圖2?8半加器

2007.7.2計算機組成原理21

,SL

半加器只是解決了兩-一^位二進制數(shù)相加，沒

有考慮來自低位的進位。如果要多位二進制數(shù)相加,

必須同時考慮來自低位的進位，這種加法器稱全加

全加器真值表如表2?9所示，表中Ai為被加數(shù)；

Bi為加數(shù)；本位和Si；進位Ci,低位進位Ci-1。

根據(jù)全加器的概念得出全加器真值表如下頁表

2?9所示。

2007.7.2計算機組成原理22

三.表2?9全加器真值表

1C1AB.c

1—11

1￡iI

00000

100i0

001i0i

1J010

00i一0

1i*°rs0

0i->i,,5&01二

1ii1J

200772H龍原理23

由真值表寫出：

S=Ci-iBA^C_BA^CBA+CBA

Iiiiz-1y

I十十/

=C1—15

C=Ci-xBA+CJBA+C「

ll—l.BA+Cz-1BA

=BA+Cz-1,A+C.i-lyB

2007.7.2理24

:0

根據(jù)表達式畫出全加器邏輯圖如圖2?9(a)所

示，圖2?9(b)是全加器的符號。

(a)邏輯圖(b)符號

圖2?9全加器電路

2007.7.2計算機組成原理25

L_J---------------------：-------------------

3.多位二進制加法電路

用全加器可以實現(xiàn)多位二進制加法運算，實現(xiàn)

四位二進制加法運算的邏輯圖如圖2?10所示。圖中

低位進位輸出作為高位進位輸入，進位信號是后級

向前級一級一級傳輸?shù)摹?/p>

圖2?10四位二進加法器邏輯圖

二4.集成四位二進制加法器74283

集成四位二進制加法器74283采用了超前進位

方式。74283邏輯符號及引腳圖如圖2」1所示。

A0

A1

A2

A3sO

skf

B0sk2

B1S3

B2

B3

C1

(a)邏輯符號(b)引腳圖

圖2?114位二進制加法器74加3砸靠將號、引腳圖；

思考：結(jié)合集成四位二進制加法器74283的引腳圖，查閱相

關(guān)資料請分析設(shè)計出四位二進制加法器詳細的電路圖。

.5-222譯碼器設(shè)計

譯碼器是一個多輸入、多輸出的組合邏輯電路。

它的作用是通過對編碼的譯碼，形成相應的控制信

號或輸出信號，即把給定的代碼進行“翻譯”，變

成相應的狀態(tài)，使輸出通道中相應的一路有信號輸

出。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于

代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)據(jù)分配，

存貯器尋址和組合控制信號等。不同的功能可選用

不同種類的譯碼器。

譯碼器可分為通用譯碼器和顯示譯碼器兩大類。

前者又分為變量譯碼器和代碼變換譯碼器。

2007.7.2計算機組成原理28

.SL1.變量譯碼器（又稱二進制譯碼器）一

用以表示輸入變量的狀態(tài)，如2線-4線、3線-8

線和4線-16線譯碼器。若有n個輸入變量，則有2n個

不同的組合狀態(tài)，就有2n個榆出端供其使用。而每一個

輸出所代表的函數(shù)對應于n個鋪入變量的最小項。

以3線-8線譯碼器74LS138為例進行分析，圖

2?12（a）、（b）分別為其邏輯圖及引腳排列。其中、、為

地址輸入端，—為譯碼輸出端，S1、、為使能端。

表2?1。為74LS138功能表。

當S1=1,+=0時，器件使能，地址碼所指定的

輸出端有信號（為0）輸出，其它所有輸出端均無信號

（全為1）輸出。當S1=o,+=X時，或S1=X,+

=1時，譯碼器被禁止，所有輸出同時為1。

200772計算機組成原理29

三《圖2?123—8線譯碼器741_5138邏輯圖及弓|勝時非歹11

圖2」23-8線譯碼器74LS138邏輯圖及引腳排列

2。。772計算玩組成原理30

表2-1074LS138功育自表

輸出

S1S2+S3A2AlAOYoYiYY3YY6Y7

2Y45

100000i11ii11

100011011ii11

100101i01ii11

100111i10ii11

101001i110i11

1010111111011

101101i111101

101111i111110

0XXXX1i111111

X1XXX1i111111

2007.7.2計算玩組成原理31

“三利用使能端能方便地將兩個3線?8線譯碼器組合

成一個4線?16線譯碼器，如圖2?13所示。

圖2?13用兩片74LS138組合成4?16譯碼器

2007.7.2計算機組成原理32

.上.2.

(1)七段發(fā)光二極管(LED)數(shù)碼管

LED數(shù)碼管是目前最常用的數(shù)字顯示器，圖2?

14(a)、(b)為共陰管和共陽管的電路，(c)為兩種不

同出線形式的引出腳功能圖。

一個LED數(shù)碼管可用來顯示一位。―9十進制數(shù)

和一個小數(shù)點。小型數(shù)碼管(0.5寸和0.36寸)每段

發(fā)光二極管的正向壓降，隨顯示光(通常為甩上綠、

黃、橙色)的顏色不同略有差別，通常約為2—

2.5V,每個發(fā)光二極管的點亮電流在5110mA。

LED數(shù)碼管要顯示BCD碼所表示的十進制數(shù)字就需

要有一個專門的譯碼器，該譯碼器不但要完成譯碼

功能，還要有相當?shù)尿?qū)動能力。

2。0772計算壇組成原理33

(a)共陰連接(“1”電平驅(qū)動)(b)共陽連接(“0”電平驅(qū)動)

2007.7.2計算機組成原理34

.掌.（c）符號及引腳功能

MM

gfOabgfOab

?2-14LED數(shù)碼管

2007.7.2計算機組成原理35

,5.(2)BCD碼七段譯碼驅(qū)動器

此類譯碼器型號有74LS47（共陽）,74LS48

（共陰）,CC4511（共陰）等。以CC4511BCD

為例，圖2?15為CC4511引腳排列圖。

.Iislkl川川illio|g|

Vnnfgab1cde

.JCC4511

BCLTBlLEDAVw

~?l^13|4|5|6|7|8|~~W

圖2—15CC4511引腳排列

2。。772計算玩組成原理36

q-其中：

A、B、C、D—8421BCD碼輸入端。

a、b、c、d、e、f、g—譯碼輸出端，輸出“1”

有效，用來驅(qū)動共陰極LED數(shù)碼管。

一測試輸入端，=“0”時，譯碼輸出全為“1”。

—消隱輸入端，=“0”時，譯碼輸出全為“0”。

LE—鎖定端，LE=“1”時譯碼器處于鎖定

（保持）狀態(tài)，譯碼輸出保持在LE=0時的數(shù)值，LE

=0為正常譯碼。

表2?11為CC4511功能表。CC4511內(nèi)接有上拉

電阻，故只需在輸出端與數(shù)碼管各段之間串入限流電

阻即可工作。譯碼器還有拒偽碼功能，當輸入碼超過

1001時，輸出全為“0”，數(shù)碼管熄滅。

200772計算機組成原理37

表2」1CC4511功能表

輸入一輸出21

小L?f-D+3BAc3d，'e~小顯示字形口

EI-，;

XQXPOCX>xcX/X~IQl+>12101-IKH.

X30-'Ax.-XPX7X70^U0~03。戶0~CP消除

0Ob310"043DQ1~1-Pb31"1213。/U.

0-b'woa0I*3WIPoror0

0213orV1。0*31*0〃120013a.

0+1100Q0￥IPIQ10121*,0口or1。3.

O'13or?？贠'OQ3130--0213

121，0”13OP諄I4302121"0~13IPs.

0」b-'WIQI43OQ0/Id1/1“1"13b.'

0"1/1，0*11-121~IQ1/口c0,orO43Q

2007.7.2計算機組成原理38

2續(xù)表:

V1*1/。戶0-O*32Id1"1/1/IQ178.

0口1-1”130P卜，1"1"1"0-1OPIQ2q.

0"1*0"1/0。0。0?0/0"0-消隱r

0^評1/0-PIP1口O'0小0+'0/0?’020"消隱~

:

0口1?1~130門OP0?，?？?20^?？?~OF消隱，’

0-I*31-1~170313LIO*304OP0〃02消隱3

0Q1。1，171PIP。/OPOQ00(Ri口八OP02消隱》

0”1/1/131。卜，070~?？?「oror0。消隱，

評1X-x/xrX-'鎖存2鎖存。

2007.7.2計算機組成原理39

在實際應用中，將十進制數(shù)的BCD碼接至譯碼

器的相應輸入端A、B、C、D即可顯示。―9的數(shù)字。

四位數(shù)碼管可接受四組BCD碼輸入。CC4511與

LED數(shù)碼管的連接如圖2?16所示。

圖2?16CC4511驅(qū)動一位LED數(shù)碼管

2。。7.7.2計算機組成原理40

5.223移位寄存器設(shè)計

移位寄存器和數(shù)碼寄存器不同，移位寄存器不

僅能存儲數(shù)據(jù)，而且具有移位的功能。按照數(shù)據(jù)移

動的方向，可分為單向移位和雙向移位。而單向移

位又有左移和右移之分。

1.單向移位寄存器

圖2?17所示為4位單向右移移位寄存器,由4個D

觸發(fā)器構(gòu)成。將前一位觸發(fā)器的輸出與后一位觸發(fā)

器的輸入相連，將前一位數(shù)據(jù)移至后一位。在CP移

位指令控制下，數(shù)據(jù)依次由DO輸入，經(jīng)4個CP脈沖,

可并行輸出Q?！猀3。

2。。772計算機組成原理41

:圖2-17單向移位寄存器

并行輸出

Q。QiQ2Qs

設(shè)輸入數(shù)碼為1101,那么，在CP移位脈沖作用

下，其數(shù)據(jù)移動情況如表2?16所示?？梢?，當經(jīng)過

4個CP脈沖后，1101四位數(shù)據(jù)全部移入寄存器中，

并從四個觸發(fā)器Q端得到并行數(shù)據(jù)輸出。再經(jīng)四個

CP脈沖，則由Q3全部串行輸出。

2。。772計算玩組成原理42

表2?12移位寄存器中數(shù)據(jù)的移動

CP移位寄存器中數(shù)碼

；F0F1F2F3

00000

1、1000

24Lo100

3-1卻010

41「101

同樣方法，數(shù)據(jù)由右輸入可構(gòu)成左移移位寄存器。

上述移位寄存器數(shù)據(jù)都是串行輸入的，事實上，在

數(shù)據(jù)輸入形式上還可實現(xiàn)并行輸入，左移或右移串

行輸出而構(gòu)成多種工作方式。

2007.7.2計算機組成原理43

.5.2.中規(guī)模集成移位寄存器

將左移和右移移位寄存器結(jié)合起來，加上移位控

制端,在方向控制信號作用下可構(gòu)成雙向移位寄存器。

集成移位寄存器種類很多，功能與前所述相同。它

有雙向，單向；也有并入/并出、并入/串出、串入/

并出、串入/串出；還有四位、八位等類型。圖2?18

所示是一種功能較強的集成四位雙向移位寄存器

74LS194。它具有并行寄存，左移寄存，右移寄存

和保持四種工作模式，由M1M0端信號確定

74LS194的工作模式。6語低電平有效的清零端，

DSR為右移串行輸入端，DSL為左移串行輸入端，

D3D2D1DO為并行輸入端。

2。。772計算機組成原理44

CRvcc

MiQ3Q2Q1Q0DSR

DSRQA

MO74194DSLA.QB

B74194QC

CPCkCQD

D3D2D1D0DCP

DSL

GND89MO

(a)邏輯符號(b)引腳圖

圖2?18集成四位雙向移位寄存器74LS194

2007.7.2計算機組成原理45

g

74LS194功斐表見表2?13。由表2?17可以知道，

74LS194在端晶低電平時具有異步清零功能。條

件下，M1M0=00時，寄存器實現(xiàn)保持（數(shù)據(jù)）功能;

圖2?23（b）中QA作為寄存器高位輸出，即

QAQBQCQD=Q3Q2Q1QO,M1M0=01時,寄存器

實現(xiàn)右移功能，CP作用下，數(shù)據(jù)由高位向低位移動，

右移榆入端DSR數(shù)據(jù)移入63;M1M0=10時，寄存

器實現(xiàn)左移功能，CP作用下，數(shù)據(jù)由低位向高位移

動，左移輸入端DSL數(shù)據(jù)移入Q0;M1M0=11時，

寄存器實現(xiàn)并行輸入（預置）功能，并行輸入數(shù)據(jù)

D3D2D1D0=ABCD寄存到Q端，時鐘上跳后

Q3Q2Q1Q0=D3D2D1D0=ABCDo

2007.7.2計算機組成原理46

表2?1374LS194功育自表

M]M[)SLD.pCPD]Q3Q2QiQ0

oDK[%DD。

CR2

0XXXXXXX0000

1XXXXXXXXXQ3Q2QiQo

111XXtABcDABCD

1101XtXXXXQ2Qi1

1100XtXXXXQ2Qi0

101X1tXXXX1Q3Q2Q]

101X0tXXXX0Q3Q2Qi

100XXXXXXXQ：3Q2QiQo

2。。7.7.2計算機組成原理47

?二?將74LS194各功能端，控制端適當級連，可實現(xiàn)容

量的擴展。圖2?19所示是由74LS194構(gòu)成的8位雙向

移位寄存器。

Q。Q】QsQqQsQ6Q?

圖2?1974LS194構(gòu)成的8位雙向移位寄存器

2007.7.2計算機組成原理48

-_2.2.4計數(shù)器設(shè)計

1.計數(shù)器分類

計數(shù)器是時序邏輯電路的一個基本功能模塊。能

夠?qū)崿F(xiàn)計數(shù)功能的電路稱為計數(shù)器。它是現(xiàn)代數(shù)字系

統(tǒng)中不可缺少的組成部分。它不僅用于對脈沖計數(shù)，

還可用于定時、分頻、數(shù)字運算等工作。

計數(shù)器種類很多，按對脈沖計數(shù)值增減分為：加

法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。

按照計數(shù)器中各觸發(fā)器計數(shù)脈沖引入的方式不同,

分為：同步計數(shù)器、異步計數(shù)器。若各觸發(fā)器受同一

時鐘脈沖控制，其狀態(tài)更新是在同一時刻完成，則為

同步計數(shù)；反之，則為異步計數(shù)器。

按照計數(shù)器循環(huán)長度可分為：二進制計數(shù)器、八

進制計數(shù)器、十進制計數(shù)器、十六進制計數(shù)器、N進

制計數(shù)器等。也就是不同的計數(shù)長度。

2。。772計算機組成原理49

三.2.同步二進制計數(shù)器一74LS161集成計數(shù)器

74LS161是一種同步四位二進制加法集成計數(shù)

器。其邏輯符號如圖2?20(a)所示，管腳的排列

如圖2?25(b)所示，邏輯功能如表2」4所示。

CR—vcc

xkrprpQoOlQzVSCP_—co

JLJLco

DO_QO

CTP7416174161

LB-D1_—Qi

D2—Q2

CPRD-

D3--Q3

D0D1D2D3o

CTP_CTT

GND_89fcD

(a)邏輯符號(b)管腳圖

圖2?20集成4位二進計數(shù)器74LS161

2007.7.2計算機組成原理50

-

表24474161的功能表

薜。預置。使能，時鐘1預置數(shù)據(jù)輸宏輸出

工作履總

即“跖CW444期&G4豕

X"XX。X4-'XXX*，000M異步清零口

W0〃XX"f￥dd4*dd而出同步置射

1P仲0XPX"XXXX保熱數(shù)據(jù)保持

k住XwX"XXXX保掙數(shù)據(jù)保持

14--1I*3fQXXXXP計數(shù)加法計如

200772計算機組成原理：迸［51

.5.由表2?14可知，74LS161具有以下功能：

(1)異步清零。當/?D=0時，不管其他輸入

端的狀態(tài)如何，不論有無時鐘脈沖CR計數(shù)器輸出

將被直接置零(Q3Q2Q/Q0=0000),稱為異步清

零。

(2)同步并行預置數(shù)。當RD=1、LD=O時,

在輸入時鐘脈沖CP上升沿的作用下，并行輸入端的

數(shù)據(jù)d3d2d1d0被置入計數(shù)器的輸出端，即

由于這個操作要與上

Q3Q2Q/Q0=d3d2d1d0oCP

升沿同步，所以稱為同步預置數(shù)。

(3)計數(shù)。當/?D=LD=EP=E7"=1時，在

CP端輸