數(shù)字電路實(shí)驗(yàn)報(bào)告-組合邏輯電路的設(shè)計(jì)：一位全加器_第1頁
數(shù)字電路實(shí)驗(yàn)報(bào)告-組合邏輯電路的設(shè)計(jì)：一位全加器_第2頁
數(shù)字電路實(shí)驗(yàn)報(bào)告-組合邏輯電路的設(shè)計(jì)：一位全加器_第3頁
數(shù)字電路實(shí)驗(yàn)報(bào)告-組合邏輯電路的設(shè)計(jì)：一位全加器_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

電學(xué)實(shí)驗(yàn)報(bào)告模板電學(xué)虛擬仿真實(shí)驗(yàn)室實(shí)驗(yàn)名稱組合邏輯電路的設(shè)計(jì)：一位全加器實(shí)驗(yàn)?zāi)康膶W(xué)習(xí)組合邏輯電路的設(shè)計(jì)方法掌握組合邏輯電路的調(diào)試方法實(shí)驗(yàn)原理真值表一位全加器的真值表如下圖，其中Ai為被加數(shù)，Bi為加數(shù)，相鄰低位來的進(jìn)位數(shù)為Ci-1，輸出本位和為Si。向相鄰高位進(jìn)位數(shù)為Ci

輸入輸出Ci-1AiBiSiCi0000000110010100110110010101011100111111描述一位全加器的表達(dá)式如下：Si=Ai⊕Bi⊕Ci-1實(shí)驗(yàn)儀器電子技術(shù)綜合實(shí)驗(yàn)箱芯片74LS86、74LS08、74LS32實(shí)驗(yàn)內(nèi)容及步驟各芯片的管腳圖如下圖所示：一位全加器邏輯電路圖如下所示：1.按上圖連線2.測試其邏輯功能，并記錄數(shù)據(jù)實(shí)驗(yàn)結(jié)果及分析實(shí)驗(yàn)數(shù)據(jù)：Ci-1AiBiSiCi0000000110010100110110010101011100111111實(shí)驗(yàn)結(jié)論1.該組合邏輯電路由兩個(gè)異或門、兩個(gè)與門、一個(gè)或門構(gòu)成，該邏輯電路實(shí)現(xiàn)了加法功能，其能處理低位進(jìn)位，并輸出本位加法進(jìn)位，其中Ai為被加數(shù)，Bi為加數(shù)，相鄰低位來的進(jìn)位數(shù)為Ci-1，輸出本位和為Si。向相鄰高位進(jìn)位數(shù)為Ci

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論