數(shù)字電子技術(shù) 第四章 組合邏輯電路

第四章組合邏輯電路

CombinationalLogicCircuit本次課主要內(nèi)容概述組合邏輯電路的分析方法組合邏輯電路的設(shè)計(jì)方法若干常用的組合邏輯器件加法器數(shù)字電子技術(shù)4.1概述一、組合邏輯電路的特點(diǎn)從功能上從電路結(jié)構(gòu)上任意時(shí)刻的輸出僅取決于該時(shí)刻的輸入不含記憶（存儲(chǔ)）元件二、邏輯功能的描述組合邏輯電路組合邏輯電路的框圖

分析的任務(wù)：根據(jù)給定的邏輯電路，通過分析找出電路的邏輯功能來。電路結(jié)構(gòu)電路的邏輯功能4.2.1組合邏輯電路的分析方法分析的一般步驟組合邏輯電路的分析方法已知邏輯圖寫邏輯式化簡或變換邏輯真值表判斷邏輯功能組合邏輯電路的分析方法[例1]組合電路如下圖所示，分析該電路的邏輯功能。

&

&

&

&

&

A

B

C

Z2

L

Z1

Z3

Y

&

&

&

&

&

A

B

C

Z2

L

Z1

Z3

Y

1.由邏輯圖逐級寫出邏輯表達(dá)式。2.化簡與變換。3.由表達(dá)式列出真值表。判斷“不一致”電路4.分析邏輯功能

&

&

&

&

&

A

B

C

Z2

L

Z1

Z3

Y

例2

試分析圖示電路的邏輯功能，指出該電路的用途。

4.2.2組合邏輯電路的設(shè)計(jì)方法任務(wù)要求最簡單的邏輯電路

設(shè)計(jì)的任務(wù)：根據(jù)給出的實(shí)際邏輯問題，求出實(shí)現(xiàn)這一邏輯功能的最簡單邏輯電路。一、邏輯抽象分析因果關(guān)系，確定輸入/輸出變量定義邏輯狀態(tài)的含意（賦值）列出真值表二、寫出函數(shù)式三、選定器件類型四、根據(jù)所選器件：對邏輯式化簡（用門） 變換（用MSI） 或進(jìn)行相應(yīng)的描述（PLD）五、畫出邏輯電路圖，或下載到PLD

六、工藝設(shè)計(jì)4.2.2組合邏輯電路的設(shè)計(jì)方法組合邏輯電路的設(shè)計(jì)方法設(shè)計(jì)一般步驟設(shè)計(jì)舉例組合邏輯電路的設(shè)計(jì)方法例1

設(shè)計(jì)一個(gè)監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。每一組信號燈由紅、黃、綠三盞燈組成，如圖1所示。正常工作情況下，任何時(shí)刻必有一盞燈點(diǎn)亮，而且只允許有一盞燈亮。而當(dāng)出現(xiàn)其他五種點(diǎn)亮狀態(tài)時(shí)，電路發(fā)生故障，這時(shí)要求發(fā)出故障信號，以提醒維護(hù)人員前去修理。圖1交通信號燈的正常工作狀態(tài)與故障狀態(tài)解：1.邏輯抽象輸入變量:

紅（R）、黃（A）、綠（G）輸出變量：故障信號（Z）2.寫出邏輯表達(dá)式輸入變量輸出RAGZ00010010010001111000101111011111設(shè)計(jì)舉例：3.選用小規(guī)模SSI器件4.化簡5.畫出邏輯圖例2

某倉庫有一把電子鎖，四片鑰匙分別由主任、會(huì)計(jì)、出納和保管員保存。主任不到鎖打不開；主任到場后，其余三個(gè)中至少有兩個(gè)到場才能開鎖。試畫出鎖的邏輯電路。設(shè)計(jì)舉例例3

人的血型有A、B、AB、O4種。輸血時(shí)輸血者的血型與受血者血型必須符合圖4中用箭頭指示的授受關(guān)系。試設(shè)計(jì)一個(gè)邏輯電路，判斷輸血者與受血者的血型是否符合上述規(guī)定。圖4血型授受關(guān)系4.3若干常用組合邏輯電路編碼器譯碼器數(shù)據(jù)選擇器數(shù)值比較器加法器4.3.4加法器一、1位加法器1.半加器：不考慮來自低位的進(jìn)位，將兩個(gè)1位的二進(jìn)制數(shù)相加輸入輸出ABSCO00000110101011012.全加器：將兩個(gè)1位二進(jìn)制數(shù)及來自低位的進(jìn)位相加

輸入輸出ABCISCO000000011001010011011001010101110011111174LS18374HC183二、多位加法器串行進(jìn)位加法器優(yōu)點(diǎn)：簡單缺點(diǎn)：慢2.超前進(jìn)位加法器基本原理：加到第i位的進(jìn)位輸入信號是兩個(gè)加數(shù)第i位以前各位（0~i-1）的函數(shù)，可在相加前由A,B兩數(shù)確定。優(yōu)點(diǎn)：快，每1位的和及最后的進(jìn)位基本同時(shí)產(chǎn)生。缺點(diǎn)：電路復(fù)雜。74LS283全加器

輸入輸出ABCISCO0000000110010100110110010101011100111111三、用加法器設(shè)計(jì)組合電路基本原理：若能生成函數(shù)可變換成輸入變量與輸入變量相加若能生成函數(shù)可變換成輸入變量與常量相加例：將BCD的8421碼轉(zhuǎn)換為余3碼輸入輸出DCBAY3Y2Y1Y0000000110001010000100101001101100100011101011000011010010111101010001011100111004.3若干常用組合邏輯電路編碼的概念

為了區(qū)分一系列不同的事物，將其中的每個(gè)事物用一個(gè)二值代碼表示，這就是編碼的含意。在邏輯電路中，信號都是以高／低電平的形式給出的。因此，編碼器的邏輯功能就是把輸入的每一個(gè)高／低電平信號編成一個(gè)對應(yīng)的二進(jìn)制代碼。

4.3.1編碼器編碼的概念

[例]

醫(yī)院病房中常見的一種請求顯示電路。

n個(gè)開關(guān)K1

K2…Kn接至n張病床；n個(gè)指示燈L1

L2…Ln接至護(hù)士辦公室。病員可以通過按動(dòng)開關(guān)呼叫護(hù)士，某一開關(guān)一旦合上，相應(yīng)的安裝在護(hù)士辦公室的指示燈亮，護(hù)士馬上就會(huì)過來處理。4.3.1編碼器改進(jìn)電路：用編碼的辦法實(shí)現(xiàn)病房請求顯示電路。4.3若干常用組合邏輯電路4.3.1編碼器編碼：將輸入的每個(gè)高/低電平信號變成一個(gè)對應(yīng)的二進(jìn)制代碼普通編碼器優(yōu)先編碼器一、普通編碼器特點(diǎn)：任何時(shí)刻只允許輸入一個(gè)編碼信號。例：3位二進(jìn)制普通編碼器輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111利用無關(guān)項(xiàng)化簡，得：二、優(yōu)先編碼器特點(diǎn)：允許同時(shí)輸入兩個(gè)以上的編碼信號，但只對其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。例：8線-3線優(yōu)先編碼器（設(shè)I7優(yōu)先權(quán)最高…I0優(yōu)先權(quán)最低）輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000低電平實(shí)例：

74HC148選通信號選通信號附

加

輸

出

信

號為0時(shí)，電路工作無編碼輸入為0時(shí)，電路工作有編碼輸入輸入輸出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110狀態(tài)11不工作01工作，但無輸入10工作，且有輸入00不可能出現(xiàn)附加輸出信號的狀態(tài)及含意控制端擴(kuò)展功能舉例：例：

用兩片8線-3線優(yōu)先編碼器

16線-4線優(yōu)先編碼器其中，的優(yōu)先權(quán)最高···狀態(tài)11不工作01工作，但無輸入10工作，且有輸入00不可能出現(xiàn)第一片為高優(yōu)先權(quán)只有(1)無編碼輸入時(shí)，(2)才允許工作第(1)片時(shí)表示對的編碼低3位輸出應(yīng)是兩片的輸出的“或”三、二-十進(jìn)制優(yōu)先編碼器將編成0110~1111

的優(yōu)先權(quán)最高，最低輸入的低電平信號變成一個(gè)對應(yīng)的十進(jìn)制的編碼4.3.2譯碼器譯碼：譯碼是編碼的反操作。譯碼器的功能是將每個(gè)輸入的二進(jìn)制代碼譯成對應(yīng)的輸出高、低電平信號。常用的有：二進(jìn)制譯碼器，二-十進(jìn)制譯碼器，顯示譯碼器等一、二進(jìn)制譯碼器例：3線—8線譯碼器輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y000000000001001000000100100000010001100001000100000100001010010000011001000000111100000004.3.2譯碼器輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000真值表邏輯表達(dá)式用電路進(jìn)行實(shí)現(xiàn)

用二極管與門陣列組成的3線－8線譯碼器集成譯碼器實(shí)例：74HC138低電平輸出附加控制端74HC138的功能表：輸入輸出S1A2A1A00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111利用附加控制端進(jìn)行擴(kuò)展例：用74HC138（3線—8線譯碼器）

4線—16線譯碼器D3=1D3=0二、二—十進(jìn)制譯碼器將輸入BCD碼的10個(gè)代碼譯成10個(gè)高、低電平的輸出信號

BCD碼以外的偽碼，輸出均無低電平信號產(chǎn)生例：74HC42三、用譯碼器設(shè)計(jì)組合邏輯電路1.基本原理

3位二進(jìn)制譯碼器給出3變量的全部最小項(xiàng);

。。。

n位二進(jìn)制譯碼器給出n變量的全部最小項(xiàng);

任意函數(shù) 將n位二進(jìn)制譯碼輸出的最小項(xiàng)組合起來，可獲得任何形式的輸入變量不大于n的組合函數(shù)2.舉例例：利用74HC138設(shè)計(jì)一個(gè)多輸出的組合邏輯電路，輸出邏輯函數(shù)式為：Y01Y2Y3Y4Y5Y6Y7Y0AAA12S2S1S374138D10D0D1D2D3D4D5D6D7數(shù)據(jù)輸出數(shù)據(jù)輸入地址選擇信號譯碼器的應(yīng)用（1）用譯碼器構(gòu)成數(shù)據(jù)分配器

（2）其它應(yīng)用[例]：利用譯碼器分時(shí)將采樣數(shù)據(jù)送入計(jì)算機(jī)控制門控制門控制門控制門000全為1脫離總線數(shù)據(jù)四、顯示譯碼器1.七段字符顯示器典型器件：BS201(共陽極接法)2.BCD七段字符顯示譯碼器 （代碼轉(zhuǎn)換器）7448

輸入輸出數(shù)字A3A2A1A0YaYbYcYdYeYfYg字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000真值表卡諾圖BCD－七段顯示譯碼器7448的邏輯圖7448的附加控制信號：（1）燈測試輸入

當(dāng)時(shí)，Ya~Yg全部置為17448的附加控制信號：（2）滅零輸入當(dāng)，時(shí)，則滅燈7448的附加控制信號：（3）滅燈輸入/滅零輸出輸入信號，稱滅燈輸入控制端：無論輸入狀態(tài)是什么，數(shù)碼管熄滅輸出信號，稱滅零輸出端：只有當(dāng)輸入，且滅零輸入信號時(shí)，才給出低電平因此表示譯碼器將本來應(yīng)該顯示的零熄滅了

圖3.3.17用7448驅(qū)動(dòng)BS201的連接方法例：利用和的配合，實(shí)現(xiàn)多位顯示系統(tǒng)的滅零控制整數(shù)部分：最高位是0，而且滅掉以后，輸出作為次高位的輸入信號小數(shù)部分：最低位是0，而且滅掉以后，輸出作為次低位的輸入信號四、顯示譯碼器1.七段字符顯示器典型器件：BS201(共陽極接法)2.BCD七段字符顯示譯碼器 （代碼轉(zhuǎn)換器）7448

輸入輸出數(shù)字A3A2A1A0YaYbYcYdYeYfYg字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000真值表卡諾圖BCD－七段顯示譯碼器7448的邏輯圖7448的附加控制信號：（1）燈測試輸入

當(dāng)時(shí)，Ya~Yg全部置為17448的附加控制信號：（2）滅零輸入當(dāng)，時(shí)，則滅燈7448的附加控制信號：（3）滅燈輸入/滅零輸出輸入信號，稱滅燈輸入控制端：無論輸入狀態(tài)是什么，數(shù)碼管熄滅輸出信號，稱滅零輸出端：只有當(dāng)輸入，且滅零輸入信號時(shí)，才給出低電平因此表示譯碼器將本來應(yīng)該顯示的零熄滅了

圖3.3.17用7448驅(qū)動(dòng)BS201的連接方法例：利用和的配合，實(shí)現(xiàn)多位顯示系統(tǒng)的滅零控制整數(shù)部分：最高位是0，而且滅掉以后，輸出作為次高位的輸入信號小數(shù)部分：最低位是0，而且滅掉以后，輸出作為次低位的輸入信號4.3.3數(shù)據(jù)選擇器（Multiplexer）從多路數(shù)據(jù)中選擇其中所需要的一路數(shù)據(jù)輸出。例：四選一數(shù)據(jù)選擇器輸入數(shù)據(jù)輸出數(shù)據(jù)使能端D0D1D2D3YSA1A0控制信號11&111&&&>1YD0D1D2D3A0A1S1000000“與”門被封鎖，選擇器不工作。74LS153型4選1數(shù)據(jù)選擇器11&111&&&>1YD0D1D2D3A0A1S01D0000“與”門打開，選擇器工作。由控制端決定選擇哪一路數(shù)據(jù)輸出。選中D000110074LS153型4選1數(shù)據(jù)選擇器由邏輯圖寫出邏輯表達(dá)式74LS153功能表使能選通輸出SA0A1Y10000001100110D3D2D1D0

1SA11D31D21D11D01Y地74LS153(雙4選1)2D32D22D12D02YA02SUCC15141312111091613245678

數(shù)據(jù)選擇器廣泛應(yīng)用于多路數(shù)字信號的傳送中。A1A0Y11XX0000D10001D11010D12011D13例：“雙四選一”，74HC153

分析其中的一個(gè)“四選一”例：用兩個(gè)“四選一”接成“八選一”“四選一”只有2位地址輸入，從四個(gè)輸入中選中一個(gè)“八選一”的八個(gè)數(shù)據(jù)需要3位地址代碼指定其中任何一個(gè)二、用數(shù)據(jù)選擇器設(shè)計(jì)組合電路1.基本原理

具有n位地址輸入的數(shù)據(jù)選擇器，可產(chǎn)生任何形式的輸入變量不大于n+1的組合函數(shù)[例1]圖1用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)

例2：4.3.5數(shù)值比較器用來比較兩個(gè)二進(jìn)制數(shù)的數(shù)值大小一、1位數(shù)值比較器A,B比較有三種可能結(jié)果二、多位數(shù)值比較器原理：從高位比起，只有高位相等，才比較下一位。例如：2.74LS85IIII(A<B)，I(A=B)和I(A>B)

為附加控制端，用于擴(kuò)展電路的功能。3.比較兩個(gè)8位二進(jìn)制數(shù)的大小4.4組合邏輯電路中的競爭-冒險(xiǎn)現(xiàn)象4.4.1競爭-冒險(xiǎn)現(xiàn)象及成因一、什么是“競爭”我們把門電路兩個(gè)輸入信號同時(shí)向相反的邏輯電平跳變（一個(gè)從1變?yōu)?，另一個(gè)從0變?yōu)?）的現(xiàn)象叫做競爭。

二、由于競爭而在電路輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象就叫作“競爭—冒險(xiǎn)”。

。*

4.4.2檢查競爭冒險(xiǎn)現(xiàn)象的方法

在輸入變量每次只有一個(gè)改變狀態(tài)的簡單情況下，可以通過邏輯函數(shù)式判斷組合邏輯電路中是否有競爭—冒險(xiǎn)存在。

如果輸出端門電路的兩個(gè)輸入信號A和是輸入變量A經(jīng)過兩個(gè)不同的傳輸途徑而來的（如圖4.4.3所示），那么當(dāng)輸入變量A的狀態(tài)發(fā)生突變時(shí)輸出端便有可能產(chǎn)生尖峰脈沖。因此，只要輸出端的邏輯函數(shù)在一定條件下能簡化成或則可判定存在競爭—冒險(xiǎn)。

例4.4.1試判斷圖4.4.4中的兩個(gè)電路中是否存在競爭—冒險(xiǎn)。已知任何瞬間輸入變量只可能有—個(gè)改變狀態(tài)。

檢查競爭—冒險(xiǎn)現(xiàn)象的三種方法1.利用邏輯函數(shù)式。2.計(jì)算機(jī)輔助分析。3.實(shí)驗(yàn)檢驗(yàn)。4.4.3消除競爭-冒險(xiǎn)現(xiàn)象的方法一、接入濾波電容 尖峰脈沖很窄，用很小的電容就可將尖峰削弱到VTH

以下。二、引入選通脈沖 取選通脈沖作用時(shí)間，在電路達(dá)到穩(wěn)定之后，P的高電平期的輸出信號不會(huì)出現(xiàn)尖峰。三、修改邏輯設(shè)計(jì)例：4.5用multisim分析組合邏輯電路例:用mulitisim分析邏輯電路.找出電路的邏輯函數(shù)式和邏輯真值表。應(yīng)用舉例一、故障報(bào)警器二、請用二個(gè)半加器及一個(gè)或門構(gòu)成一位全加器。解：本章小結(jié)

本章基本要求：

1.掌握組合邏輯電路的特點(diǎn)。

2.掌握組合電路的分析方法和設(shè)計(jì)方法（包括使用SSI和MSI進(jìn)行設(shè)計(jì)的方法）。

3.理解常用組合邏輯電路，即編碼器、譯碼器、數(shù)據(jù)選擇器、加法器及數(shù)值比較器的基本概念、工作原理及應(yīng)用。

4.了解組合電路產(chǎn)生競爭與冒險(xiǎn)現(xiàn)象、產(chǎn)生原因及消除方法。中小規(guī)模集成塊其輸入輸出（各引腳）之間的邏輯個(gè)關(guān)系，集中反映在功能表上。避開其內(nèi)部復(fù)雜的邏輯結(jié)構(gòu)通過反映外部特性（輸入輸出關(guān)系）的功能表，掌握集成塊的應(yīng)用是每一個(gè)電子技術(shù)人員必須要跨越的一個(gè)坎。數(shù)字電子技術(shù)基礎(chǔ)實(shí)驗(yàn)實(shí)驗(yàn)三集成觸發(fā)器的基本應(yīng)用(教材P76)實(shí)驗(yàn)器材：每組CD4013、74LS112芯片各一片、1K電阻一個(gè)；使用數(shù)字電路實(shí)驗(yàn)箱。一、實(shí)驗(yàn)?zāi)康?.掌握集成D觸發(fā)器、JK觸發(fā)器的邏輯功能及使用方法2.應(yīng)用集成D觸發(fā)器、JK觸發(fā)器構(gòu)成邏輯功能電路二、實(shí)驗(yàn)原理1.觸發(fā)器存放二進(jìn)制信息的基本單元；具有置“1”，置“0”、保持翻轉(zhuǎn)功能；按邏輯功能分類：RS、D、JK、T；觸發(fā)方式：電平、主從、邊沿

二、實(shí)驗(yàn)原理2.D觸發(fā)器(CD4013-雙上升沿D觸發(fā)器)

狀態(tài)方程：（Qn+1與D相等→數(shù)據(jù)觸發(fā)器）輸入輸出SRCPDQn＋110××101××011××φ00↑1100↑0000↓×QnCD4013功能表DCD4013引腳排列CD4013是上升沿觸發(fā)，所以，在CP脈沖上升沿到來的時(shí)候，輸出的狀態(tài)決定于輸入D的狀態(tài)。Qn與Q的狀態(tài)總是相反的，所以，輸出就總是翻轉(zhuǎn)的。當(dāng)然，這樣工作的條件是將觸發(fā)器設(shè)定為同步工作狀態(tài)。7腳接地14腳接+5V接成翻轉(zhuǎn)狀態(tài)的D觸發(fā)器二、實(shí)驗(yàn)原理二、實(shí)驗(yàn)原理3.JK觸發(fā)器(74LS112-雙JK觸發(fā)器、下降邊沿觸發(fā))

狀態(tài)方程：輸入輸出CPJK01×××1010×××0100×××φφ11↓0011↓101011↓010111↓1111↑××74LS112功能表二、實(shí)驗(yàn)原理74LS112引腳排列及邏輯符號三、實(shí)驗(yàn)內(nèi)容1、教材P79:圖3-3-3雙D觸發(fā)器構(gòu)成的單脈沖發(fā)生器（注意：教材上圖的管腳序號有誤，以課件為準(zhǔn)）7腳接地14腳接+5V接實(shí)驗(yàn)箱上的開關(guān)輸入實(shí)驗(yàn)箱上的連續(xù)脈沖源或單次脈沖源輸出接實(shí)驗(yàn)箱LED燈觀察“1”，“0”接實(shí)驗(yàn)箱的邏輯電平開關(guān)三、實(shí)驗(yàn)內(nèi)容三、實(shí)驗(yàn)內(nèi)容圖3-3-4脈沖波形圖實(shí)驗(yàn)結(jié)果波形應(yīng)如下圖所示：觀察到的實(shí)驗(yàn)現(xiàn)象：即開關(guān)S按下后的第一個(gè)CP脈沖上升沿到達(dá)時(shí)，輸出V0變?yōu)楦唠娖?，保持一個(gè)CP脈沖周期后，當(dāng)?shù)诙€(gè)CP脈沖上升沿到達(dá)時(shí)變?yōu)榈碗娖?。三、?shí)驗(yàn)內(nèi)容2、教材P81:圖3-3-6雙JK觸發(fā)器構(gòu)成的單脈沖發(fā)生器（注意：教材上圖的管腳序號有誤，以課件為準(zhǔn)）8腳接地16腳接+5V↙↘4、10兩個(gè)異步端接“1”避免干擾1K電阻輸入輸出接實(shí)驗(yàn)箱LED燈觀察其余實(shí)驗(yàn)箱接法和內(nèi)容1相同三、實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)結(jié)果波形應(yīng)如下圖所示：圖3-3-7脈沖波形圖觀察到的實(shí)驗(yàn)現(xiàn)象：即開關(guān)J1按下后的第一個(gè)CP脈沖下降沿到達(dá)時(shí)，輸出V0變?yōu)楦唠娖?，保持一個(gè)CP脈沖周期后，當(dāng)?shù)诙€(gè)CP脈沖下降沿到達(dá)時(shí)變?yōu)榈碗娖?。?shù)字電子技術(shù)基礎(chǔ)實(shí)驗(yàn)實(shí)驗(yàn)四計(jì)數(shù)、譯碼及顯示(教材P82)實(shí)驗(yàn)器材：每組CD4011、74LS90芯片各一片；使用數(shù)字電路實(shí)驗(yàn)箱。一、實(shí)驗(yàn)?zāi)康?.熟悉常用計(jì)數(shù)器的邏輯功能2.掌握計(jì)數(shù)、譯碼、顯示電路的工作原理及其應(yīng)用二、實(shí)驗(yàn)原理1.集成異步計(jì)數(shù)器74LS90

二、實(shí)驗(yàn)原理74LS90具有下列功能：清零、置9二進(jìn)制計(jì)數(shù)(CP0輸入Q0輸出)五進(jìn)制計(jì)數(shù)(CP1輸入Q3Q2Q1輸出)十進(jìn)制計(jì)數(shù)(CP0輸入，CP1接Q0，Q3Q2Q1Q0輸出)CP1R0(1)

R0(2)NCVCCS9(1)S9(2)14131211109874LS90

1234567CP0NCQ0Q3GNDQ1Q274LS90S9(1)S9(2)R0(1)

R0(2)Q0Q3

Q1Q2CP0CP1(a)引腳排列圖(b)邏輯功能示意圖電源接法不同二、實(shí)驗(yàn)原理Q3Q2Q174LS90R0(1)R0(2)S9(1)S9(2)CP1Q074LS90R0(1)R0(2)S9(1)S9(2)CP0(a)二進(jìn)制(c)8-4-2-1碼十進(jìn)制Q3Q2Q1Q074LS90CP1R0(1)R0(2)S9(1)S9(2)CP0Q3Q2Q1Q074LS90CP1R0(1)R0(2)S9(1)S9(2)CP0(b)五進(jìn)制(d)5-4-2-1碼十進(jìn)制二、實(shí)驗(yàn)原理2.集成異步計(jì)數(shù)器的自功能擴(kuò)展

（將現(xiàn)在模為M的計(jì)數(shù)器連成所要求的N<M進(jìn)制計(jì)數(shù)）復(fù)位法

狀態(tài)號0123