數(shù)字邏輯設(shè)計 - 組合邏輯設(shè)計

組合邏輯?

Digital

System

Design22015

ZDMC

–

Lec.

#3復(fù)習(xí)

邏輯化簡

卡諾圖本節(jié)內(nèi)容

組合電路概念組合電路設(shè)計方法組合電路模塊：編碼器和譯碼器?

Digital

System

Design32015

ZDMC

–

Lec.

#3基本公式

根據(jù)與、或、非的定義，得布爾恒等式序號公式序號公式101112131415161718

1′

=

0;

0′=

1

1

+

A=

1

0

+A=A

A+A=A

A

+

A′

=

1

A

+B

=

B

+

AA

+

(B

+C)

=

(A

+

B)

+

C

A

+

B

C

=

(A

+B)(A

+C)

(A+

B)

′

=

A′B′123456789

0

A

=

0

1

A

=

A

AA=A

A

A′=

0

AB=BA

A

(B

C)

=

(A

B)

CA

(B

+C)

=

A

B

+

A

C

(A

B)

′

=

A′

+

B′

(A

′)

′

=

A證明方法：推演

真值表復(fù)習(xí)?

Digital

System

Design42015

ZDMC

–

Lec.

#3最小項的編號最小項取值對應(yīng)編號m0m1m2m3m4m5m61

1

1

7m7ABC

A

B

C

十進(jìn)制數(shù)A′B′C′

0

0

0

0A′B′C

0

0

1

1A′BC′

0

1

0

2A′BC

0

1

1

3AB′C′

1

0

0

4AB′C

1

0

1

5ABC′

1

1

0

6復(fù)習(xí)A+

B

+C?

Digital

System

Design52015

ZDMC

–

Lec.

#3最大項的編號最大項取值對應(yīng)編號A

B

C

十進(jìn)制數(shù)76543210M7M6M5M4M3M2M1M0A′+

B′+C′

1

1

1A′+

B′+C

1

1

0A′+

B

+C′

1

0

1A′+

B

+C

1

0

0A+

B′+C′

0

1

1A+

B′+C

0

1

0A+

B

+C′

0

0

1

0

0

0復(fù)習(xí)?

Digital

System

Design62015

ZDMC

–

Lec.

#3卡諾圖化簡法

邏輯函數(shù)的卡諾圖表示法

實質(zhì)：將邏輯函數(shù)的最小項之和的以圖形的方式表示出來以2n個小方塊分別代表

n

變量的所有最小項，并將它們排列成矩陣，而且使幾何位置相鄰的兩個最小項在邏輯上也是相鄰的（只有一個變量不同），就得到表示n變量全部最小項的卡諾圖。復(fù)習(xí)72015

ZDMC

–

Lec.

#3表示最小項的卡諾圖

兩變量卡諾圖

四變量的卡諾圖

?

Digital

System

Design復(fù)習(xí)

三變量的卡諾圖?

Digital

System

Design82015

ZDMC

–

Lec.

#3用卡諾圖化簡函數(shù)

依據(jù)：具有相鄰性的最小項可合并，消去

不同因子。

在卡諾圖中，最小項的相鄰性可以從圖形

中直觀地反映出來。

合并最小項的原則：

兩個相鄰最小項可合并為一項，消去一對因子

四個排成矩形的相鄰最小項可合并為一項，消

去兩對因子

八個相鄰最小項可合并為一項，消去三對因子復(fù)習(xí)?

Digital

System

Design3-bit

Binary和格雷碼（Gray

code）92015

ZDMC

–

Lec.

#3?

Digital

System

Design102015

ZDMC

–

Lec.

#3112015

ZDMC

–

Lec.

#3組合邏輯的內(nèi)容

組合電路的設(shè)計步驟

基本組合電路單元

編碼器Encoder譯碼器Decoder選擇器Multiplexer比較器Comparator加法器Adder乘法器Multiplier（*可選）

電路HDL描述?

Digital

System

Design?

Digital

System

Design122015

ZDMC

–

Lec.

#3

組合邏輯電路的特點

功能

電路結(jié)構(gòu)

邏輯功能的描述

任意時刻的輸出僅取決于該時刻的輸入,

沒有反饋

不含存儲單元a1a2

any1

y2ymy1

=

f1(a1a2...an

)y2

=

f2(a1a2...an

)ym

=

fm(a1a2...an)

組合邏輯

電路

組合邏輯電路的框圖Y

=

F(A)?

Digital

System

Design132015

ZDMC

–

Lec.

#3

分析因果關(guān)系，確定輸入/輸出變量定義邏輯狀態(tài)的含意（賦值）列出定義輸出和輸入之間關(guān)系的真值表二、寫出函數(shù)的最簡表達(dá)式

寫出每個輸出為1的乘積項寫出乘積項之和簡化邏輯表達(dá)式三、用邏輯門電路或集成電路模塊實現(xiàn)表達(dá)式組合邏輯電路的設(shè)計方法

一、邏輯抽象?

Digital

System

Design142015

ZDMC

–

Lec.

#3

設(shè)計一個監(jiān)視交通信號燈狀態(tài)的邏輯電路如果信號燈出現(xiàn)故障，

Z為1設(shè)計舉例

RAGZ輸入變量輸出RAGZ00010010010001111000101111011111?

Digital

System

Design152015

ZDMC

–

Lec.

#3

設(shè)計舉例

1.

抽象

輸入變量:

紅（R）、黃（A）、綠（G）

輸出變量：

故障信號（Z）

2.

寫出邏輯表達(dá)式Z

=

R'A'G'

+

R'AG

+

RA'G

+

RAG'

+

RAG?

Digital

System

Design162015

ZDMC

–

Lec.

#3設(shè)計舉例化簡

Z

=

R'A'G'+RA+

RG

+

AG3.

畫出邏輯圖?

Digital

System

Design172015

ZDMC

–

Lec.

#3

編碼器編碼：將輸入的每個高/低電平信號變成一個對應(yīng)的二進(jìn)制代碼

普通編碼器

優(yōu)先編碼器輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111?

Digital

System

Design普通編碼器

特點：任何時刻只允許輸入一個編碼信號。例：3位二進(jìn)制普通編碼器'

'

'

'

'

'

'

'

'

'

'

'

'

''

'

'

'

'

'

'

'

'

'

'I

'

'

'Y2

=

I7I6I5I4I3I2I1I0

+

I7I6I5I4I3I2I1I0

+

I7I6I5I4I3I2I1I0

+

I7I6I5I4I3182I1I0

2015

ZDMC

–

Lec.

#3?

Digital

System

Design192015

ZDMC

–

Lec.

#3利用無關(guān)項化簡

Y2

=

I4

+

I5

+

I6

+

I7

Y1

=

I2

+

I3

+

I6

+

I7

Y0

=

I1

+

I3

+

I5

+

I7任何時候只有一個輸入時激活的，或有兩個輸入同時激活，則輸入就會產(chǎn)生一個沒有定義的組合。對于這個不確定因素，編碼器必須建立優(yōu)先機(jī)制，使得只有一個輸出被編碼。輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000…I0優(yōu)先權(quán)最低）A+

A

B

=

A+

B?

Digital

System

Design202015

ZDMC

–

Lec.

#3優(yōu)先編碼器

'

'

'

'

'

'特點：允許同時輸入兩個以上的編碼信號，但只對其中優(yōu)先權(quán)最高的一個進(jìn)行編碼。例：8線-3線優(yōu)先編碼器（設(shè)I7優(yōu)先權(quán)最高

Y2

=

I7

+

I7I6

+

I7I6I5

+

I7I6I5I4

'

Y2

=

I7

+

I6

+

I5

+

I4?

Digital

System

Design212015

ZDMC

–

Lec.

#3低電平實例：74HC148?

Digital

System

Design22信號2015

ZDMC

–

Lec.

#3'

'

'

'

'

''

'

'

'''

選

通

信

號

Y2

=[(I7

+

I6

+

I5

+

I4)S]'Y2

=[(I7

+

I6

+

I5

+

I4)S]'Y1'

=[(I7

+

I6

+

I5I4I3

+

I2I4I5)S]'Y0

=[(I7

+

I6I5

+

I3I4I6

+

I1I2I4I6)S]'

選

通?

Digital

System

Design232015

ZDMC

–

Lec.

#3附加輸出信號'

'

'

'

'

'

'

'

''

'

'

'

'

'

'

'

'

為0時，電路工

作無編碼輸入YS

=(I7I6I5I4I3I2I1I0S)'YEX

=[(I7I6I5I4I3I2I1I0S)'

S]'

[(I7

+

I6

+

I5

+

I4

+

I3

+

I2

+

I1+

I0)S]'為0時，電路工

作有編碼輸入輸入輸出S''''''''I0I1I2I3I4I5I6I7'''Y2Y1Y0''YSYEX1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110?

Digital

System

Design242015

ZDMC

–

Lec.

#3YEX?

Digital

System

Design252015

ZDMC

–

Lec.

#31100

狀態(tài)不工作工作，但無輸入工作，且有輸入不可能出現(xiàn)附加輸出信號的狀態(tài)及含義''YS

1

0

1

0?

Digital

System

Design262015

ZDMC

–

Lec.

#3控制端擴(kuò)展功能舉例

例：用兩片8線-3線優(yōu)先編碼器'

16線-4線優(yōu)先編碼器其中，A15

的優(yōu)先權(quán)最高·

·

·?

Digital

System

Design272015

ZDMC

–

Lec.

#310101100

狀態(tài)不工作工作，但無輸入工作，且有輸入不可能出現(xiàn)第(1)片YEX

=

0時表示對

A15

~

A8的編碼?

Digital

System

Design282015

ZDMC

–

Lec.

#3

第一片為高優(yōu)先權(quán)只有(1)無編碼輸入時，(2)才允許工作

'

'

'低3位輸出應(yīng)是兩片的輸出的“或”?

Digital

System

Design292015

ZDMC

–

Lec.

#3輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000?

Digital

System

Design302015

ZDMC

–

Lec.

#3譯碼器

譯碼：將每個輸入的二進(jìn)制代碼譯成對應(yīng)的輸出高、低

電平信號。

常用的有：二進(jìn)制譯碼器，二-十進(jìn)制譯碼器，顯示譯碼

器等一、二進(jìn)制譯碼器例：3線—8線譯碼器輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000?

Digital

System

Design312015

ZDMC

–

Lec.

#3真值表邏輯表達(dá)式Y(jié)0

=

A2A1A0

=

m0Y1

=

A2A1A0

=

m1

'

'

2

0...Y7

=

A2A1A0

=

m7'

''

'

'?

Digital

System

Design322015

ZDMC

–

Lec.

#3低電平

輸出

集成譯碼器實例：74HC138

附加

控制端

S

=

S3S2S1Yi'

=

(S

mi)'輸入輸出S1''S2+S3A2A1A0Y''''''''7Y6Y5Y4Y3Y2Y1Y00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111?

Digital

System

Design332015

ZDMC

–

Lec.

#374HC138的功能表?

Digital

System

Design342015

ZDMC

–

Lec.

#3

利用附加控制端進(jìn)行擴(kuò)展例:用74HC138（3線—8線譯碼器）

4線—16線譯碼器352015

ZDMC

–

Lec.

#3'

'

Zi

=

mi?

Digital

System

DesignD3=1D3=0?

Digital

System

Design362015

ZDMC

–

Lec.

#3

二—十進(jìn)制譯碼器

將輸入BCD碼的10個代碼譯成10個高、低電平的輸出信號

BCD碼以外的偽碼，輸出均無低電平信號產(chǎn)生

74HC42'

'

i?

Digital

System

Design372015

ZDMC

–

Lec.

#3

用譯碼器設(shè)計組合邏輯電路1.

基本原理

3位二進(jìn)制譯碼器給出3變量的全部最小項;

。。。

n位二進(jìn)制譯碼器給出n變量的全部最小項;

任意邏輯函數(shù)

將n位二進(jìn)制譯碼輸出的最小項組合起來，可獲

得任何形式的輸入變量不大于n的組合函數(shù)

Y

=∑mi∑

=

+

=

)

,

,

(

5

3

2

3

m

C

AB

B

A

Z

'

)

(

)

,

,

(

5

3

2

3

5

3

2

m

m

m

m

Z

∑

=

=∑

=

+

+

=

4

ABC

C

B

BC

A

Z

'

)

(

)

,

,

,

(