數(shù)字系統(tǒng)設(shè)計(jì) -先修課程介紹

數(shù)字系統(tǒng)設(shè)計(jì)

DigitalSystemDesignPrerequisites預(yù)修課程電子電路基礎(chǔ)電子線路C語(yǔ)言HowtolearnthisCourse?Notonlylistening,thinkingandwaiting….ButExercise,Simulation,Practice!3Spring2017ZDMC–Lec.#1任課教師王維東浙江大學(xué)信息與電子工程學(xué)院,信電樓306郵箱：wdwang@CollegeofInformationScience&ElectronicEngineeringZhejiangUniversity,Hangzhou,310027Tel:86-571-87953170(O)MobileA:陳彬彬BinbinCHEN15091831397@163.com；陳佳云JiayunCHENchenjy93@;OfficeHours：玉泉信電樓308室（可以微信或郵件聯(lián)系）.Prerequisites預(yù)修課程電子電路基礎(chǔ)電子線路C語(yǔ)言HowtolearnthisCourse?Notonlylistening,thinkingandwaiting….ButExercise,Simulation,Practice!課程簡(jiǎn)介課程代碼：111C0120參考書(shū)閻石,數(shù)字電子技術(shù)基礎(chǔ),第6版,高等教育出版社,2016.王金明著，數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDL，電子工業(yè)出版社，第6版補(bǔ)充講義/期中考試前預(yù)備Stanford大學(xué)108A課程notes.R.H.Katz,G.Borriello,ContemporaryLogicDesign,secondedition,電子工業(yè)出版社,2005.M.M.Mano,數(shù)字設(shè)計(jì)(第四版),電子工業(yè)出版社,2010./mano5Spring2017ZDMC–Lec.#1OtherCourseInfoWebsite:/wdwd/教學(xué)工作/學(xué)在浙里,85-671898:數(shù)字系統(tǒng)設(shè)計(jì)Checkfrequently答疑玉泉信電樓308室/周二周五下午2:30-5:00上課課間、課后均可Email，微信群/數(shù)字系統(tǒng)設(shè)計(jì)，短信均可Grading(考核)Finalgradeswillbecomputedapproximatelyasfollows:平時(shí)（含課程作業(yè)、期中考試+小測(cè)驗(yàn)、Project、出勤等）30%ClassRoomCheckHomeworkSets作業(yè)每周二上交截止期為課后一周內(nèi)有效Project2projects(1or2membersteam)Project-2可選（總評(píng)加分1~5分，但不超過(guò)平時(shí)成績(jī)范圍）FinialExam期末閉卷考試-70%授課時(shí)間和地點(diǎn)：2017年春夏學(xué)期，周二上午，第1、2節(jié)(08:00-09:35)星期五上午，第3、4節(jié)(9:50-11:25)地點(diǎn)：紫金港西1-520(多)/wdwd/教學(xué)工作/學(xué)在浙里/數(shù)字系統(tǒng)設(shè)計(jì)89Spring2017ZDMC–Lec.#1課程結(jié)構(gòu)

數(shù)字理論知識(shí)(必備)數(shù)字系統(tǒng)和編碼、邏輯代數(shù)、門(mén)電路數(shù)字電路分析與設(shè)計(jì)組合邏輯電路觸發(fā)器、半導(dǎo)體存貯器、可編程器件時(shí)序邏輯電路脈沖電路與接口控制器與數(shù)字系統(tǒng)狀態(tài)機(jī)控制器微碼控制器測(cè)試和驗(yàn)證微處理器簡(jiǎn)介與設(shè)計(jì)指令集4位CPU10Spring2017ZDMC–Lec.#1任課教師王維東浙江大學(xué)信息與電子工程學(xué)院,信電樓306郵箱：wdwang@CollegeofInformationScience&ElectronicEngineeringZhejiangUniversity,Hangzhou,310027Tel:86-571-87953170(O)MobileA:陳彬彬BinbinCHEN15091831397@163.com；陳佳云JiayunCHENchenjy93@;OfficeHours：玉泉信電樓308室（可以微信或郵件聯(lián)系）.Prerequisites預(yù)修課程電子電路基礎(chǔ)電子線路C語(yǔ)言HowtolearnthisCourse?Notonlylistening,thinkingandwaiting….ButExercise,Simulation,Practice!課程簡(jiǎn)介課程代碼：111C0120參考書(shū)閻石,數(shù)字電子技術(shù)基礎(chǔ),第6版,高等教育出版社,2016.王金明著，數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDL，電子工業(yè)出版社，第6版補(bǔ)充講義/期中考試前預(yù)備Stanford大學(xué)108A課程notes.R.H.Katz,G.Borriello,ContemporaryLogicDesign,secondedition,電子工業(yè)出版社,2005.M.M.Mano,數(shù)字設(shè)計(jì)(第四版),電子工業(yè)出版社,2010./mano12Spring2017ZDMC–Lec.#1OtherCourseInfoWebsite:/wdwd/教學(xué)工作/學(xué)在浙里,85-671898:數(shù)字系統(tǒng)設(shè)計(jì)Checkfrequently答疑玉泉信電樓308室/周二周五下午2:30-5:00上課課間、課后均可Email，微信群/數(shù)字系統(tǒng)設(shè)計(jì)，短信均可Grading(考核)Finalgradeswillbecomputedapproximatelyasfollows:平時(shí)（含課程作業(yè)、期中考試+小測(cè)驗(yàn)、Project、出勤等）30%ClassRoomCheckHomeworkSets作業(yè)每周二上交截止期為課后一周內(nèi)有效Project2projects(1or2membersteam)Project-2可選（總評(píng)加分1~5分，但不超過(guò)平時(shí)成績(jī)范圍）FinialExam期末閉卷考試-70%授課時(shí)間和地點(diǎn)：2017年春夏學(xué)期，周二上午，第1、2節(jié)(08:00-09:35)星期五上午，第3、4節(jié)(9:50-11:25)地點(diǎn)：紫金港西1-520(多)/wdwd/教學(xué)工作/學(xué)在浙里/數(shù)字系統(tǒng)設(shè)計(jì)1516Spring2017ZDMC–Lec.#1課程結(jié)構(gòu)

數(shù)字理論知識(shí)(必備)數(shù)字系統(tǒng)和編碼、邏輯代數(shù)、門(mén)電路數(shù)字電路分析與設(shè)計(jì)組合邏輯電路觸發(fā)器、半導(dǎo)體存貯器、可編程器件時(shí)序邏輯電路脈沖電路與接口控制器與數(shù)字系統(tǒng)狀態(tài)機(jī)控制器微碼控制器測(cè)試和驗(yàn)證微處理器簡(jiǎn)介與設(shè)計(jì)指令集4位CPU17Spring2017ZDMC–Lec.#1任課教師王維東浙江大學(xué)信息與電子工程學(xué)院,信電樓306郵箱：wdwang@CollegeofInformationScience&ElectronicEngineeringZhejiangUniversity,Hangzhou,310027Tel:86-571-87953170(O)MobileA:陳彬彬BinbinCHEN15091831397@163.com；陳佳云JiayunCHENchenjy93@;OfficeHours：玉泉信電樓308室（可以微信或郵件聯(lián)系）.Prerequisites預(yù)修課程電子電路基礎(chǔ)電子線路C語(yǔ)言HowtolearnthisCourse?Notonlylistening,thinkingandwaiting….ButExercise,Simulation,Practice!課程簡(jiǎn)介課程代碼：111C0120參考書(shū)閻石,數(shù)字電子技術(shù)基礎(chǔ),第6版,高等教育出版社,2016.王金明著，數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDL，電子工業(yè)出版社，第6版補(bǔ)充講義/期中考試前預(yù)備Stanford大學(xué)108A課程notes.R.H.Katz,G.Borriello,ContemporaryLogicDesign,secondedition,電子工業(yè)出版社,2005.M.M.Mano,數(shù)字設(shè)計(jì)(第四版),電子工業(yè)出版社,2010./mano19Spring2017ZDMC–Lec.#1OtherCourseInfoWebsite:/wdwd/教學(xué)工作/學(xué)在浙里,85-671898:數(shù)字系統(tǒng)設(shè)計(jì)Checkfrequently答疑玉泉信電樓308室/周二周五下午2:30-5:00上課課間、課后均可Email，微信群/數(shù)字系統(tǒng)設(shè)計(jì)，短信均可Grading(考核)Finalgradeswillbecomputedapproximatelyasfollows:平時(shí)（含課程作業(yè)、期中考試+小測(cè)驗(yàn)、Project、出勤等）30%ClassRoomCheckHomeworkSets作業(yè)每周二上交截止期為課后一周內(nèi)有效Project2projects(1or2membersteam)Project-2可選（總評(píng)加分1~5分，但不超過(guò)平時(shí)成績(jī)范圍）FinialExam期末閉卷考試-70%授課時(shí)間和地點(diǎn)：2017年春夏學(xué)期，周二上午，第1、2節(jié)(08:00-09:35)星期五上午，第3、4節(jié)(9:50-11:25)地點(diǎn)：紫金港西1-520(多)/wdwd/教學(xué)工作/學(xué)在浙里/數(shù)字系統(tǒng)設(shè)計(jì)2223Spring2017ZDMC–Lec.#1課程結(jié)構(gòu)

數(shù)字理論知識(shí)(必備)數(shù)字系統(tǒng)和編碼、邏輯代數(shù)、門(mén)電路數(shù)字電路分析與設(shè)計(jì)組合邏輯電路觸發(fā)器、半導(dǎo)體存貯器、可編程器件時(shí)序邏輯電路脈沖電路與接口控制器與數(shù)字系統(tǒng)狀態(tài)機(jī)控制器微碼控制器測(cè)試和驗(yàn)證微處理器簡(jiǎn)介與設(shè)計(jì)指令集4位CPU24Spring2017ZDMC–Lec.#1任課教師王維東浙江大學(xué)信息與電子工程學(xué)院,信電樓306郵箱：wdwang@CollegeofInformationScience&ElectronicEngineeringZhejiangUniversity,Hangzhou,310027Tel:86-571-87953170(O)MobileA:陳彬彬BinbinCHEN15091831397@163.com；陳佳云JiayunCHENchenjy93@;OfficeHours：玉泉信電樓308室（可以微信或郵件聯(lián)系）.Prerequisites預(yù)修課程電子電路基礎(chǔ)電子線路C語(yǔ)言HowtolearnthisCourse?Notonlylistening,thinkingandwaiting….ButExercise,Simulation,Practice!課程簡(jiǎn)介課程代碼：111C0120參考書(shū)閻石,數(shù)字電子技術(shù)基礎(chǔ),第6版,高等教育出版社,2016.王金明著，數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDL，電子工業(yè)出版社，第6版補(bǔ)充講義/期中考試前預(yù)備Stanford大學(xué)108A課程notes.R.H.Katz,G.Borriello,ContemporaryLogicDesign,secondedition,電子工業(yè)出版社,2005.M.M.Mano,數(shù)字設(shè)計(jì)(第四版),電子工業(yè)出版社,2010./mano26Spring2017ZDMC–Lec.#1OtherCourseInfoWebsite:/wdwd/教學(xué)工作/學(xué)在浙里,85-671898:數(shù)字系統(tǒng)設(shè)計(jì)Checkfrequently答疑玉泉信電樓308室/周二周五下午2:30-5:00上課課間、課后均可Email，微信群/數(shù)字系統(tǒng)設(shè)計(jì)，短信均可Grading(考核)Finalgradeswillbecomputedapproximatelyasfollows:平時(shí)（含課程作業(yè)、期中考試+小測(cè)驗(yàn)、Project、出勤等）30%ClassRoomCheckHomeworkSets作業(yè)每周二上交截止期為課后一周內(nèi)有效Project2projects(1or2membersteam)Project-2可選（總評(píng)加分1~5分，但不超過(guò)平時(shí)成績(jī)范圍）FinialExam期末閉卷考試-70%授課時(shí)間和地點(diǎn)：2017年春夏學(xué)期，周二上午，第1、2節(jié)(08:00-09:35)星期五上午，第3、4節(jié)(9:50-11:25)地點(diǎn)：紫金港西1-520(多)/wdwd/教學(xué)工作/學(xué)在浙里/數(shù)字系統(tǒng)設(shè)計(jì)2930Spring2017ZDMC–Lec.#1課程結(jié)構(gòu)

數(shù)字理論知識(shí)(必備)數(shù)字系統(tǒng)和編碼、邏輯代數(shù)、門(mén)電路數(shù)字電路分析與設(shè)計(jì)組合邏輯電路觸發(fā)器、半導(dǎo)體存貯器、可編程器件時(shí)序邏輯電路脈沖電路與接口控制器與數(shù)字系統(tǒng)狀態(tài)機(jī)控制器微碼控制器測(cè)試和驗(yàn)證微處理器簡(jiǎn)介與設(shè)計(jì)指令集4位CPU什么是數(shù)字系統(tǒng)？31Spring2017ZDMC–Lec.#1討論：你知道的數(shù)字系統(tǒng)有哪些？你想象的數(shù)字系統(tǒng)是怎樣的？你希望了解的數(shù)字系統(tǒng)是什么？請(qǐng)踴躍發(fā)言！32Spring2017ZDMC–Lec.#1數(shù)字系統(tǒng)設(shè)計(jì)-------抽象級(jí)別

(DesignAbstractionLevels）n+n+SGD+DEVICECIRCUITGATEMODULESYSTEM數(shù)字系統(tǒng)33Spring2017ZDMC–Lec.#1僅僅用數(shù)字0/1來(lái)“處理”信息，以實(shí)現(xiàn)計(jì)算和操作的電子網(wǎng)絡(luò)。層次

邏輯網(wǎng)絡(luò)電子電路形式描述34Spring2017ZDMC–Lec.#1設(shè)計(jì)準(zhǔn)則（DesignMetrics）如何評(píng)價(jià)數(shù)字電路的性能(FigureofMerit)成本Cost可靠性Reliability可擴(kuò)展性Scalability速度Speed(delay,operatingfrequency)功耗Powerdissipation能耗Energytoperformafunction同步數(shù)字系統(tǒng)(DigitalSystems)同步數(shù)字硬件系統(tǒng)SynchronousDigitalHardwareSystems35Spring2017ZDMC–Lec.#1Exampledigitalrepresentation:acousticwaveformAseriesofnumbersisusedtorepresentthewaveform,ratherthanavoltageorcurrent,asinanalogsystems.同步（Synchronous）:“Clocked”-allchangesinthesystemarecontrolledbyaglobalclockandhappenatthesametime(notasynchronous)數(shù)字（Digital）:Allinputs/outputsandinternalvalues(signals)takeondiscretevalues(notanalog).36Spring2017ZDMC–Lec.#1數(shù)字系統(tǒng)例子-1數(shù)字計(jì)算機(jī)最大化性能-最小化成本計(jì)算器37Spring2017ZDMC–Lec.#1數(shù)字系統(tǒng)例子-2DigitalWatch便攜數(shù)碼產(chǎn)品最小化功耗. 電池可維持?jǐn)?shù)年38Spring2017ZDMC–Lec.#1設(shè)計(jì)折中tradeoff設(shè)計(jì)規(guī)范

-功能性描述.性能，成本，功耗作為設(shè)計(jì)人員必須在約束條件下實(shí)現(xiàn)預(yù)期的功能。39Spring2017ZDMC–Lec.#1設(shè)計(jì)表達(dá)40Spring2017ZDMC–Lec.#1AnalogBasebandDigitalBaseband(DSP+MCU)PowerManagementSmallSignalRFPowerRFCell

Phone41Spring2017ZDMC–Lec.#1Roadrunner1Petaflops42Spring2017ZDMC–Lec.#11.Chip16cores2.ModuleSingleChip4.NodeCard32ComputeCards,OpticalModules,LinkChips,Torus5a.Midplane16NodeCards6.Rack2Midplanes1,2or4I/ODrawers7.System20PF/s3.ComputeCardOnesinglechipmodule,16GBDDR3Memory5b.I/ODrawer8I/OCards8PCIeGen2slotsBlueGene/QpackaginghierarchyRef:SC201043Spring2017ZDMC–Lec.#1Moore’sLaw–2xstuffper1-2yr現(xiàn)在已被宣布正式失效44Spring2017ZDMC–Lec.#1我們的學(xué)習(xí)目標(biāo)數(shù)字電路設(shè)計(jì)的基礎(chǔ)理論數(shù)字系統(tǒng)分析方法數(shù)字系統(tǒng)設(shè)計(jì)方法數(shù)字系統(tǒng)的輸入輸出接口數(shù)字系統(tǒng)實(shí)現(xiàn)和測(cè)試方法數(shù)字電路的設(shè)計(jì)來(lái)解決問(wèn)題的基本技能數(shù)字處理器為什么是數(shù)字系統(tǒng)？45Spring2017ZDMC–Lec.#1為什么不是模擬系統(tǒng)？說(shuō)說(shuō)你認(rèn)可的理由。

邏輯代數(shù)基礎(chǔ)

（復(fù)習(xí)）47Spring2017ZDMC–Lec.#1邏輯代數(shù)概述基本概念-布爾代數(shù)

邏輯：

事物的因果關(guān)系

邏輯運(yùn)算的數(shù)學(xué)基礎(chǔ)：

邏輯代數(shù)

在二值邏輯中的變量取值：

0/1用簡(jiǎn)單(0/1)代數(shù)描述復(fù)雜性事物哲學(xué)思想simpleisbest48Spring2017ZDMC–Lec.#1邏輯代數(shù)中的三種基本運(yùn)算

與（AND）或（OR）非（NOT）1）以A=1表示開(kāi)關(guān)A合上，A=0表示開(kāi)關(guān)A斷開(kāi)；

2）以Y=1表示燈亮，Y=0表示燈不亮；

三種電路的因果關(guān)系不同49Spring2017ZDMC–Lec.#1與-AND條件同時(shí)具備，結(jié)果發(fā)生Y=A

AND

B=A&B=A·B=AB真值表/truthtable圖形符號(hào)ABY000010

00

11國(guó)標(biāo)國(guó)際器件符號(hào)50Spring2017ZDMC–Lec.#1或-OR條件之一具備，結(jié)果發(fā)生Y=AORB=A+B真值表圖形符號(hào)ABY0000111

011

11器件符號(hào)51Spring2017ZDMC–Lec.#1非-NOT(反相器)條件不具備，結(jié)果發(fā)生

真值表圖形符號(hào)AY011052Spring2017ZDMC–Lec.#1幾種常用的復(fù)合邏輯運(yùn)算1與非-NAND或非-NOR與或非AND-NOR53Spring2017ZDMC–Lec.#1幾種常用的復(fù)合邏輯運(yùn)算2異或-EXCLUSIVEORY=A

BABY0000111

011

1054Spring2017ZDMC–Lec.#1幾種常用的復(fù)合邏輯運(yùn)算3同或-EXCLUSIVENOR/符合Y=A⊙BABY0010101001

1155Spring2017ZDMC–Lec.#1基本公式

運(yùn)算規(guī)則：交換律、結(jié)合律、分配律、重疊律、互補(bǔ)律、反演律、還原律、逆；常用公式

符號(hào)的優(yōu)先級(jí)：1）括號(hào)，2）非，3）與，4）或。邏輯代數(shù)的基本公式和常用公式56Spring2017ZDMC–Lec.#1基本公式根據(jù)與、或、非的定義，得布爾恒等式序號(hào)公式序號(hào)公式10

1′

=0;0′=110

A=0111+A=121A=A120+A=A3AA=A13A+A=A4AA′=014A+A′=15AB=BA15A+B=B+A6A(BC)=(AB)C16A+(B+C)=(A+B)+C7A(B+C)=AB+AC17A+BC=(A+B)(A+C)8(AB)′=A′+B′18(A+B)′=A′B′9(A′)′=A證明方法：推演真值表57Spring2017ZDMC–Lec.#1公式（17）的證明：

A+BC=(A+B)(A+C)

（1公式推演法）58Spring2017ZDMC–Lec.#1公式（17）的證明

（2真值表法）：ABCBCA+BCA+BA+C（A+B）(A+C)000000000010001001000100011111111000111110101111110011111111111159Spring2017ZDMC–Lec.#1若干常用公式序號(hào)公式21A+AB=A22A+A′B=A+B23AB+AB′=A24A(A+B)=A25AB+A′C+BC=AB+A′CAB＋A′C+BCD=AB+A′C26A(AB)′=AB′;A′(AB)′=A′60Spring2017ZDMC–Lec.#1邏輯代數(shù)的基本定理代入定理

------在任何一個(gè)包含A的邏輯等式中，若以另外一個(gè)邏輯式代入式中A的位置，則等式依然成立。61Spring2017ZDMC–Lec.#1代入定理-1應(yīng)用舉例：式（17）A+BC=(A+B)(A+C) A+B(CD)=(A+B)(A+CD) =(A+B)(A+C)(A+D)62Spring2017ZDMC–Lec.#1代入定理-2應(yīng)用舉例：式（8）63Spring2017ZDMC–Lec.#1邏輯代數(shù)的基本定理-2反演定理

-------對(duì)任一邏輯式

變換順序先括號(hào)，然后乘，最后加

不屬于單個(gè)變量的上的反號(hào)保留不變64Spring2017ZDMC–Lec.#1反演定理應(yīng)用舉例：65Spring2017ZDMC–Lec.#1邏輯函數(shù)LogicfunctionY=F(A,B,C,······)若以邏輯變量為輸入，運(yùn)算結(jié)果為輸出；則輸入變量值確定以后，輸出的取值也隨之而定。輸入/輸出之間是一種函數(shù)關(guān)系。注：在二值邏輯中，

輸入/輸出都只有兩種取值0/1。邏輯函數(shù)及其表示方法66Spring2017ZDMC–Lec.#1邏輯函數(shù)的表示方法真值表邏輯式邏輯圖logicdiagram波形圖waveform/timingdiagram卡諾圖計(jì)算機(jī)軟件中的描述方式-VerilogHDL/VHDL各種表示方法之間可以相互轉(zhuǎn)換67Spring2017ZDMC–Lec.#1邏輯真值表輸入變量ABC····輸出Y1Y2

····遍歷所有可能的輸入變量的取值組合輸出對(duì)應(yīng)的取值68Spring2017ZDMC–Lec.#1邏輯式將輸入/輸出之間的邏輯關(guān)系用與/或/非的運(yùn)算式表示就得到邏輯式。邏輯圖用邏輯圖形符號(hào)表示邏輯運(yùn)算關(guān)系，與邏輯電路的實(shí)現(xiàn)相對(duì)應(yīng)。波形圖將輸入變量所有取值可能與對(duì)應(yīng)輸出按時(shí)間順序排列起來(lái)畫(huà)成時(shí)間波形。69Spring2017ZDMC–Lec.#1波形圖70Spring2017ZDMC–Lec.#1卡諾圖（重點(diǎn)，見(jiàn)第二講）EDA中的描述方式

HDL(HardwareDescriptionLanguage)

VHDL(VeryHighSpeedIntegratedCircuit…)VerilogHDL EDIF DTIF

。。。

71Spring2017ZDMC–Lec.#1舉例：舉重裁判電路ABCY00000010010001101000101111011111A:主裁判B/C:副裁判72Spring2017ZDMC–Lec.#1各種表現(xiàn)形式的相互轉(zhuǎn)換真值表邏輯式例：奇偶判別函數(shù)的真值表A=0,B=1,C=1使

A′BC=1A=1,B=0,C=1使AB′C=1A=1,B=1,C=0使

ABC′=1這三種取值的任何一種都使Y=1,所以

Y=?ABCY0000001001000111100010111101111073Spring2017ZDMC–Lec.#1真值表邏輯式方法：找出真值表中使Y=1

的輸入變量取值組合。每組輸入變量取值對(duì)應(yīng)一個(gè)乘積項(xiàng)，其中取值為1的寫(xiě)原變量，取值為0的寫(xiě)反變量。將這些變量相加即得Y。把輸入變量取值的所有組合逐個(gè)代入邏輯式中求出Y，列表74Spring2017ZDMC–Lec.#1邏輯式邏輯圖1.用圖形符號(hào)代替邏輯式中的邏輯運(yùn)算符。75Spring2017ZDMC–Lec.#1邏輯式邏輯圖1.用圖形符號(hào)代替邏輯式中的邏輯運(yùn)算符。2.從輸入到輸出逐級(jí)寫(xiě)出每個(gè)圖形符號(hào)對(duì)應(yīng)的邏輯運(yùn)算式。76Spring2017ZDMC–Lec.#1波形圖真值表留給同學(xué)們思考：怎么轉(zhuǎn)換？同一時(shí)刻不同輸入->輸入變量同一時(shí)刻不同輸出->輸出信號(hào)不同時(shí)刻不同輸入->輸入變化組合77Spring2017ZDMC–Lec.#1最小項(xiàng)m：m是乘積項(xiàng)包含n個(gè)因子n個(gè)變量均以原變量和反變量的形式在m中出現(xiàn)一次編號(hào)形式：積之和對(duì)于n變量函數(shù)有2n個(gè)最小項(xiàng)邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式

最小項(xiàng)之和最大項(xiàng)之積

78Spring2017ZDMC–Lec.#1最小項(xiàng)舉例兩變量A,B的最小項(xiàng)三變量A,B,C的最小項(xiàng)79Spring2017ZDMC–Lec.#1最小項(xiàng)的編號(hào)：最小項(xiàng)取值對(duì)應(yīng)編號(hào)ABC十進(jìn)制數(shù)0000m00011m10102m20113m31004m41015m51106m61117m780Spring2017ZDMC–Lec.#1最小項(xiàng)的性質(zhì)在輸入變量任一取值下，有且僅有一個(gè)最小項(xiàng)的值為1。全體最小項(xiàng)之和為1。任何兩個(gè)最小項(xiàng)之積為0。兩個(gè)相鄰的最小項(xiàng)之和可以合并，消去一對(duì)因子，只留下公共因子。

------相鄰：僅一個(gè)變量不同的最小項(xiàng)原理如81Spring2017ZDMC–Lec.#1邏輯函數(shù)最小項(xiàng)之和的形式例：利用公式可將任何一個(gè)函數(shù)化為82Spring2017ZDMC–Lec.#1邏輯函數(shù)最小項(xiàng)之和的形式例：利用公式可將任何一個(gè)函數(shù)化為83Spring2017ZDMC–Lec.#1邏輯函數(shù)最小項(xiàng)之和的形式例：利用公式可將任何一個(gè)函數(shù)化為84Spring2017ZDMC–Lec.#1邏輯函數(shù)最小項(xiàng)之和的形式例：85Spring2017ZDMC–Lec.#1邏輯函數(shù)最小項(xiàng)之和的形式例：86Spring2017ZDMC–Lec.#1邏輯函數(shù)最小項(xiàng)之和的形式例：87Spring2017ZDMC–Lec.#1邏輯函數(shù)最小項(xiàng)之和的形式例：88Spring2017ZDMC–Lec.#1最大項(xiàng)：重視M是相加項(xiàng)；包含n個(gè)因子。n個(gè)變量均以原變量和反變量的形式在M中出現(xiàn)一次。如：兩變量A,B的最大項(xiàng)形式：和之積對(duì)于n變量函數(shù)2n個(gè)89Spring2017ZDMC–Lec.#1最大項(xiàng)的性質(zhì)在輸入變量任一取值下，有且僅有一個(gè)最大項(xiàng)的值為0；全體最大項(xiàng)之積為0；任何兩個(gè)最大項(xiàng)之和為1；只有一個(gè)變量不同的最大項(xiàng)的乘積等于各相同變量之和。90Spring2017ZDMC–Lec.#1最大項(xiàng)的編號(hào)：重點(diǎn)最大項(xiàng)取值對(duì)應(yīng)編號(hào)ABC十進(jìn)制數(shù)1117M71106M61015M51004M40113M30102M20011M10000M091Spring2017ZDMC–Lec.#1最小項(xiàng)到最大項(xiàng)的轉(zhuǎn)換92Spring2017ZDMC–Lec.#1邏輯函數(shù)的化簡(jiǎn)法邏輯函數(shù)的最簡(jiǎn)形式最簡(jiǎn)與或式

------包含的乘積項(xiàng)已經(jīng)最少，------每個(gè)乘積項(xiàng)的因子也最少，

------稱(chēng)為最簡(jiǎn)的與-或邏輯式。93Spring2017ZDMC–Lec.#1公式化簡(jiǎn)法1反復(fù)應(yīng)用基本公式和常用公式，消去多余的乘積項(xiàng)和多余的因子。例：

94Spring2017ZDMC–Lec.#1公式化簡(jiǎn)法2反復(fù)應(yīng)用基本公式和常用公式，消去多余的乘積項(xiàng)和多余的因子。例：

95Spring2017ZDMC–Lec.#1公式化簡(jiǎn)法3反復(fù)應(yīng)用基本公式和常用公式，消去多余的乘積項(xiàng)和多余的因子。例：

96Spring2017ZDMC–Lec.#1公式化簡(jiǎn)法4反復(fù)應(yīng)用基本公式和常用公式，消去多余的乘積項(xiàng)和多余的因子。例：

97Spring2017ZDMC–Lec.#1名詞解釋TTL:transistor-transistorlogic晶體管邏輯ECL:emitter-coupledlogic發(fā)射極耦合邏輯電路MOS:metal-oxidesemiconductor金屬氧化物半導(dǎo)體CMOS:complementarymetal-oxidesemiconductor互補(bǔ)金屬氧化物半導(dǎo)體98Spring2017ZDMC–Lec.#1TransistorRevolutionTransistor–Bardeen(BellLabs)in1947Bipolartransistor–Schockleyin1949Firstbipolardigitallogicgate–Harrisin1956FirstmonolithicIC–JackKilbyin1959FirstcommercialIClogicgates–Fairchild1960TTL–1962intothe1990’sECL–1974intothe1980’s99Spring2017ZDMC–Lec.#1ENIAC-Thefirstelectroniccomputer(1946)100Spring2017ZDMC–L