集成電路封裝(先進(jìn)封裝關(guān)鍵工藝part4)

04先進(jìn)封裝工藝PART。

。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝簡(jiǎn)介摩爾定律的延伸受到物理極限、巨額資金投入等多重壓力，迫切需要?jiǎng)e開(kāi)蹊徑推動(dòng)技術(shù)進(jìn)步。而通過(guò)先進(jìn)封裝可以相對(duì)輕松地實(shí)現(xiàn)芯片的高密度集成、體積的微型化和更低的成本，近年來(lái)先進(jìn)封裝技術(shù)不斷演進(jìn)，產(chǎn)業(yè)型態(tài)也展現(xiàn)出一些新的特征。傳統(tǒng)上，封裝的目的是將切割好的芯片進(jìn)行固定、引線和塑封保護(hù)。但隨著半導(dǎo)體技術(shù)的發(fā)展，越來(lái)越多前道工藝需要完成的步驟被引入后道工藝當(dāng)中，兩者的界限變得越來(lái)越模糊。隨之而來(lái)的是，越來(lái)越多超越傳統(tǒng)封裝理念的先進(jìn)封裝技術(shù)被提出。先進(jìn)封裝主要涉及芯片厚度減小、尺寸增大及其對(duì)封裝集成敏感度的提高，基板線寬距和厚度的減小，互聯(lián)高度和中心距的減小，引腳中心距的減小，封裝體結(jié)構(gòu)的復(fù)雜度和集成度提高，以及最終封裝體的小型化發(fā)展、功能的提升和系統(tǒng)化程度的提高。先進(jìn)封裝的關(guān)鍵工藝涉及芯片互聯(lián)(WB/引線、FC/倒裝、RDL/重布線、TSV/硅穿孔等)和基板(金屬框架、陶瓷基板、有機(jī)基板、RDLstack/重布線堆疊、異構(gòu)基板、轉(zhuǎn)接基板等)，芯片、器件的保護(hù)與散熱(塑封、倒裝球柵陣列FcBGA和裸芯片/圓片級(jí)芯片尺寸封裝WLCSP等)，以及不同引腳形式(引腳/Lead、無(wú)引腳/Non-lead、球柵陣列/BGA等)的結(jié)合?？v觀封裝技術(shù)的發(fā)展歷程，從金屬導(dǎo)線架到打線封裝、倒裝/覆晶封裝（FCBGA）再到扇入型封裝(Fan-in-Packaging)以及扇出型封裝（Fan-out-Packaging）、2.5D和3D等先進(jìn)的封裝技術(shù)，可以看出其技術(shù)升級(jí)的趨勢(shì)在于可以容納更多的I/O數(shù)、減小芯片尺寸和厚度、整合更多異質(zhì)芯片以達(dá)到封裝小型化的需求，同時(shí)有效降低生產(chǎn)成本，最終應(yīng)用于消費(fèi)性、高速運(yùn)算和專(zhuān)業(yè)性電子產(chǎn)品等應(yīng)用。

。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝簡(jiǎn)介傳統(tǒng)封裝其特點(diǎn)可總結(jié)如下，技術(shù)上：To-DIPLCC-QFP-BGA-CSP；引腳形狀：長(zhǎng)引線直插-短引線或無(wú)引線貼裝-球狀凸點(diǎn)焊接；裝配方式：通孔封裝-表面安裝-直接安裝；鍵合方式：引線連接-焊錫球連接。傳統(tǒng)封裝技術(shù)發(fā)展又可細(xì)分為三階段。階段一（1980以前）：通孔插裝（ThroughHole，TH）時(shí)代，其特點(diǎn)是插孔安裝到PCB上，引腳數(shù)小于64，節(jié)距固定，最大安裝密度10引腳/cm2，以金屬圓形封裝（TO）和雙列直插封裝（DIP）為代表；階段二（1980-1990）：表面貼裝（SurfaceMount，SMT）時(shí)代，其特點(diǎn)是引線代替針腳，引線為翼形或丁形，兩邊或四邊引出，節(jié)距1.27-0.44mm，適合3-300條引線，安裝密度10-50引腳/cm2，以小外形封裝（SOP）和四邊引腳扁平封裝（QFP）為代表；階段三（1990-2000）：面積陣列封裝時(shí)代，在單一芯片工藝上，以焊球陣列封裝（BGA）和芯片尺寸封裝（CSP）為代表，采用“焊球”代替“引腳”，且芯片與系統(tǒng)之間連接距離大大縮短。在模式演變上，以多芯片組件（MCM）為代表，實(shí)現(xiàn)將多芯片在高密度多層互聯(lián)基板上用表面貼裝技術(shù)組裝成多樣電子組件、子系統(tǒng)。

。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝簡(jiǎn)介先進(jìn)封裝自20世紀(jì)90年代中期開(kāi)始，基于系統(tǒng)產(chǎn)品不斷多功能化的需求，同時(shí)也由于芯片尺寸封裝（CSP）封裝、積層式多層基板技術(shù)的引進(jìn)，集成電路封測(cè)產(chǎn)業(yè)邁入三維疊層封裝（3D）時(shí)代。具體特征表現(xiàn)為：（1）封裝元件概念演變?yōu)榉庋b系統(tǒng)；（2）單芯片向多芯片發(fā)展；（3）平面封裝（MCM）向立體封裝（3D）發(fā)展（4）倒裝連接、TSV硅通孔連接成為主要鍵合方式。具體的先進(jìn)封裝囊括1.倒裝（FC-FlipChip）、2.晶圓級(jí)封裝（WLP-Waferlevelpackage）3.2.5D封裝以及4.（POP/Sip/TSV）等立體式封裝技術(shù)，其特征分述如下：3D封裝技術(shù)：MCM技術(shù)集成多個(gè)集成電路芯片實(shí)現(xiàn)封裝產(chǎn)品在面積上的集成，那么讓芯片集成實(shí)現(xiàn)縱向上的集成則是3D封裝技術(shù)的主要功效。3D封裝可以通過(guò)兩種方式實(shí)現(xiàn)：封裝內(nèi)的裸片堆疊和封裝堆疊。封裝堆疊又可分為封裝內(nèi)的封裝堆疊和封裝間的封裝堆疊。3D封裝會(huì)綜合使用倒裝、晶圓級(jí)封裝以及POP/Sip/TSV等立體式封裝技術(shù)，其發(fā)展共劃分為三個(gè)階段：

第一階段采用引線和倒裝芯片鍵合技術(shù)堆疊芯片；第二階段采用封裝體堆疊（POP）；第三階段采用硅通孔技術(shù)實(shí)現(xiàn)芯片堆疊。

。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝簡(jiǎn)介先進(jìn)封裝優(yōu)勢(shì)先進(jìn)封裝提高加工效率，提高設(shè)計(jì)效率，減少設(shè)計(jì)成本。先進(jìn)封裝工藝技術(shù)主要包括倒裝類(lèi)（FlipChip,Bumping），晶圓級(jí)封裝（WLCSP，F(xiàn)OWLP，PLP），2.5D封裝（Interposer）和3D封裝（TSV）等。以晶圓級(jí)封裝為例，產(chǎn)品生產(chǎn)以圓片形式批量生產(chǎn)，可以利用現(xiàn)有的晶圓制備設(shè)備，封裝設(shè)計(jì)可以與芯片設(shè)計(jì)一次進(jìn)行。這將縮短設(shè)計(jì)和生產(chǎn)周期，降低成本。隨著后摩爾定律時(shí)代的到來(lái)，傳統(tǒng)封裝已經(jīng)不再能滿(mǎn)足需求。傳統(tǒng)封裝的封裝效率（裸芯面積/基板面積）較低，存在很大改良的空間。芯片制程受限的情況下，改進(jìn)封裝便是另一條出路。舉例來(lái)說(shuō)，QFP封裝效率最高為30%，那么70%的面積將被浪費(fèi)。DIP、BGA浪費(fèi)的面積會(huì)更多。封裝產(chǎn)品分級(jí)先進(jìn)封裝以更高效率、更低成本、更好性能為驅(qū)動(dòng)。先進(jìn)封裝技術(shù)于上世紀(jì)90年代出現(xiàn)，通過(guò)以點(diǎn)帶線的方式實(shí)現(xiàn)電氣互聯(lián)，實(shí)現(xiàn)更高密度的集成，大大減小了對(duì)面積的浪費(fèi)。SiP技術(shù)及PoP技術(shù)奠定了先進(jìn)封裝時(shí)代的開(kāi)局，、如Flip-Chip（倒裝芯片），WaferLevelPackaging（WLP，晶圓級(jí)封裝），2.5D封裝以及3D封裝技術(shù)，ThroughSiliconVia（硅通孔，TSV）等技術(shù)的出現(xiàn)進(jìn)一步縮小芯片間的連接距離，提高元器件的反應(yīng)速度，未來(lái)將繼續(xù)推進(jìn)著先進(jìn)封裝的腳步。

先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)

1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）不是特定的封裝類(lèi)型，而是一種管芯與封裝載體的電路互聯(lián)技術(shù)，是引線鍵合技術(shù)（WireBond，WB）和載帶自動(dòng)鍵合技術(shù)（TapeAutomatedBonding，TAB）發(fā)展后的更高級(jí)連接技術(shù)。WB與TAB的芯片焊盤(pán)限制在芯片四周，而FC則將裸芯片面朝下，將整個(gè)芯片面積與基板直接連接，省掉了互聯(lián)引線，互聯(lián)長(zhǎng)度大大縮短，減小了RC（Resistance-Capacitance）延遲，有效的提高了電性能。FlipChip的優(yōu)勢(shì)主要在于以下幾點(diǎn)：小尺寸，功能增強(qiáng)（增加I/O數(shù)量），性能增強(qiáng)（互聯(lián)短），提高了可靠性（倒裝芯片可減少2/3的互聯(lián)引腳數(shù)），提高了散熱能力（芯片背面可以有效進(jìn)行冷卻）。倒裝芯片裝配工藝流程（助焊劑浸蘸與流動(dòng)性底部填充）倒裝芯片裝配工藝流程（非流動(dòng)性底部填充）三種芯片互連方法倒裝封裝結(jié)構(gòu)第二步：回流形成凸點(diǎn)第一步：凸點(diǎn)下金屬化（UBM：underbumpmetallization)

先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)制作凸點(diǎn)（Bumping）bumping可以通過(guò)在晶圓上制作外延材料來(lái)實(shí)現(xiàn)。

當(dāng)芯片制作工序完成后，制造UBM（Underbumpmetallization）觸墊將被用于實(shí)現(xiàn)芯片和電路的連接，Bump也會(huì)被淀積與觸點(diǎn)之上。焊錫球（Solderball）是最常見(jiàn)的Bumping材料，但是根據(jù)不同的需求，金、銀、銅、鈷也是不錯(cuò)的選擇。對(duì)于高密度的互聯(lián)及細(xì)間距的應(yīng)用，銅柱是一種新型的材料。焊錫球在連接的時(shí)候會(huì)擴(kuò)散變形，而銅柱會(huì)很好的保持其原始形態(tài)，這也是銅柱能用于更密集封裝的原因。制作凸點(diǎn)示意圖Bumping是一種新型的芯片與基板間電氣互聯(lián)的方式?？梢酝ㄟ^(guò)小的球形導(dǎo)電材料實(shí)現(xiàn)，這種導(dǎo)電球體被稱(chēng)為Bump，制作導(dǎo)電球這一工序被稱(chēng)為Bumping。當(dāng)粘有Bump的晶粒被倒裝(Flip-Chip)并與基板對(duì)齊時(shí)，晶粒便很容易的實(shí)現(xiàn)了與基板Pad(觸墊)的連接。相比傳統(tǒng)的引線連接，F(xiàn)lip-Chip有著諸多的優(yōu)勢(shì)，比如更小的封裝尺寸與更快的器件速度。1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）的關(guān)鍵一步倒裝芯片雖各有差異，但基本結(jié)構(gòu)都有芯片，UBM（Under-BumpMetallurgy）和凸點(diǎn)組成。無(wú)論哪一種倒裝焊接連接方式，凸點(diǎn)技術(shù)是倒裝焊接中非常關(guān)鍵一步。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）制作凸點(diǎn)（Bumping)的方法常見(jiàn)的凸點(diǎn)制作方法蒸鍍焊料凸點(diǎn)電鍍焊料凸點(diǎn)放球凸點(diǎn)釘頭焊料凸點(diǎn)印刷焊料凸點(diǎn)焊料轉(zhuǎn)移凸點(diǎn)微球凸點(diǎn)TachyDots粘點(diǎn)轉(zhuǎn)移凸點(diǎn)焊料液滴噴射（印刷）凸點(diǎn)凸點(diǎn)制作工藝主要有九種：先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）蒸鍍焊料凸點(diǎn)示意圖蒸鍍焊料凸點(diǎn)蒸鍍焊料凸點(diǎn)步驟a.對(duì)硅片濺射清洗：在沉積金屬前去除氧化物或者照相掩膜。同時(shí)使得硅片鈍化層以及焊盤(pán)表面粗糙以提高對(duì)UBM的結(jié)合立。掩膜：常常用帶圖樣的掩膜來(lái)覆蓋硅片以利于UBM以及凸點(diǎn)金屬的沉積。b.UBM蒸鍍：然后按順序蒸鍍Cr層、CrCu層、Cu層以及Au層。c.焊料蒸鍍：在UBM表面蒸鍍一層97Pb/Sn或者95Pb/Sn。厚度約為100-125mm。形成一個(gè)圓錐臺(tái)形狀。e.圖（e)頂部的額外的錫層，這是Motorola采用的“蒸鍍、額外共晶”，縮寫(xiě)為“E3”。這層薄薄的蓋子允許器件連接到有機(jī)板上而不用在施加共晶焊料。這是因?yàn)楦咩U焊料在300oC回流，而不適合于有機(jī)基板。于是焊接時(shí)可只回流上面的錫鉛共晶，而不將凸點(diǎn)熔化。d.凸點(diǎn)成球：在C4工藝中，凸點(diǎn)回流成球狀。蒸鍍過(guò)程通常采用金屬掩膜來(lái)形成UBM和焊料凸點(diǎn)的樣式圖案。在形成UBM后，焊料蒸鍍?cè)诤副P(pán)上形成凸點(diǎn)。另一種蒸鍍過(guò)程采用光刻膠代替金屬掩膜。焊料蒸鍍并沉積到焊盤(pán)和光刻膠上，在光刻膠和焊盤(pán)上沉積的焊料不連續(xù)的。通過(guò)隨后取下光刻膠，則其上的焊料也被去除，剩余的焊料即形成焊料凸點(diǎn)。蒸鍍沉積凸點(diǎn)過(guò)程先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）電鍍焊料凸點(diǎn)

在電鍍焊料凸點(diǎn)中，形成UBM后，在焊盤(pán)上涂覆光刻膠以形成凸點(diǎn)圖案。光刻膠可決定電鍍凸點(diǎn)的形狀和高度，因此在電鍍凸點(diǎn)前，要去除光刻膠殘?jiān)?。在電鍍中焊料電鍍后，形成的多為凸點(diǎn)蘑菇狀。與其他方法相比較，電鍍凸點(diǎn)成分及高度控制比較困難，因此多選共晶焊料，如63Sn/37Pb等。電鍍后，去除光刻膠，焊料凸點(diǎn)再進(jìn)行重熔過(guò)程，獲得球型凸點(diǎn)。

電鍍是比較流行的工藝，其設(shè)備成本低、設(shè)施占地少，由很多的電鍍工藝可以采用。傳統(tǒng)的電鍍沿用蒸鍍使用的Cr/Cr-Cu/Cu結(jié)構(gòu)的UBM和使用高鉛合金。

如果采用高錫合金，Sn會(huì)很快消耗Cu而破壞結(jié)構(gòu)的完整性，于是為了沉積共晶焊料，往往在UBM的結(jié)構(gòu)中，Ti/W作為結(jié)合層，其上有一層Cu的潤(rùn)濕層。而且潤(rùn)濕銅層要厚。

這種較厚的銅層稱(chēng)為“微球”或者“圖釘帽”。電鍍凸點(diǎn)橫截面示意圖電鍍凸點(diǎn)步驟示意圖1、硅片清洗：方法和目的與蒸鍍中清洗相同。2、UBM沉積：典型的UBM材料層為：TiW-Cu-Au，濺射到整個(gè)硅片上。理論上，UBM層提供了一個(gè)平均的電流分布以利于一致的電鍍。圖（a)是硅片覆蓋了TiW的情形，為了形成微球或者圖釘帽結(jié)構(gòu)，施加掩膜，沉積一定高度的Cu和Au（b）涂光刻膠，一般凸點(diǎn)總體高度為85mm到100mm時(shí)候，微球高度為10mm到25mm.3、焊料的電鍍：再次施加掩膜，以電鍍凸點(diǎn)（c）。當(dāng)凸點(diǎn)形成之后，掩膜被剝離。暴露在外的UBM在一到兩天內(nèi)蝕刻掉（d）。4、回流成球：回流后利于凸點(diǎn)在UBM去除時(shí)候不被破壞（e）。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）電鍍焊料凸點(diǎn)工藝流程

電鍍焊料凸點(diǎn)工藝流程先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）放球凸點(diǎn)

放球凸點(diǎn)只需一個(gè)系統(tǒng)，植球系統(tǒng)與噴射系統(tǒng)被綜合在一起。由于激光被直接用于局部重熔，不需額外的重熔設(shè)備。

此系統(tǒng)采用已經(jīng)加工好的焊料球放在儲(chǔ)存槽中，當(dāng)需要時(shí)焊料球經(jīng)由毛細(xì)管釋放噴出，釋放噴出過(guò)程極短，不會(huì)影響球的形狀。在噴出過(guò)程中，集成在系統(tǒng)中激光對(duì)焊料球加熱使之熔化。激光提供能量，足以使焊料球潤(rùn)濕芯片焊盤(pán)并形成良好的接合。此過(guò)程中，由于焊料被惰性氣體所保護(hù)，故不需焊劑。此法可獲得直徑在80um到760um的焊料球。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）釘頭焊料凸點(diǎn)釘頭焊料凸點(diǎn)StudBondBump釘頭焊料凸點(diǎn)使用標(biāo)準(zhǔn)連接過(guò)程以形成凸點(diǎn)，焊料絲的選擇通常要求與UBM要匹配，可使用金絲或鉛基焊料絲。凸點(diǎn)形成過(guò)程與線連接過(guò)程相同，不同之處在于絲端成球后，在球上端加熱使之?dāng)嚅_(kāi)，獲得的凸點(diǎn)形狀多為蘑菇狀或釘頭狀。隨后重熔過(guò)程可獲得具有特定高度的球形凸點(diǎn)。釘頭焊料凸點(diǎn)形成過(guò)程先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）釘頭焊料凸點(diǎn)釘頭焊料凸點(diǎn)制作先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）印刷焊料凸點(diǎn)

現(xiàn)在大量采用的模板印刷方法，通過(guò)涂刷器和模板，將焊料涂刷在焊盤(pán)上。廣泛應(yīng)用在200um-400um的焊盤(pán)間距印刷。對(duì)小間距焊盤(pán)，由于模板印刷不能均勻分配焊料體積，應(yīng)用受到限制。影響模板印刷工藝質(zhì)量因素很多，包括印刷壓力、間隙高度、環(huán)境控制、重熔溫度曲線等參數(shù)等。焊料顆粒大小和分布是直接影響焊料凸點(diǎn)均勻的一個(gè)重要因素，一般允許的最大顆粒直徑為欲填充模板孔經(jīng)最小寬度的三分之一。由于模板印刷需要同時(shí)印刷數(shù)以千計(jì)的凸點(diǎn)，且由于焊盤(pán)距的限制，所以模板的設(shè)計(jì)和制作尤為重要。所以模板設(shè)計(jì)應(yīng)綜合考慮到孔徑位置、大小、形狀、印刷后焊料的高度一致性以及模板的粘接性等因素。模板制作方法有三種：化學(xué)腐蝕、電鍍以及激光切割?；瘜W(xué)腐蝕模板比較便宜，但精度不高。電鍍和激光切割模板精度高，但是比較貴。印刷焊料凸點(diǎn)過(guò)程1.清洗：方法與目的與蒸鍍相同。2.UBM沉積：濺射Al、Ni、Cu三層。3.圖形蝕刻成型：在UBM上施用一定圖樣的掩膜，刻蝕掉掩膜以外的UBM(b)，然后去除掩膜，露出未UBM。4.焊膏印刷以及回流：見(jiàn)(c)(d)最佳前景的低成本倒裝焊凸點(diǎn)制備方法用化學(xué)鍍鎳/金作為凸點(diǎn)下金屬層無(wú)需掩膜工藝與表面貼裝工藝兼容適用于不同焊料合金先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）焊料轉(zhuǎn)移凸點(diǎn)焊料轉(zhuǎn)移凸點(diǎn)先在載板上形成凸點(diǎn)，隨后轉(zhuǎn)移到連接焊盤(pán)。在此焊料凸點(diǎn)形成過(guò)程中，要求載板材料與焊料不可潤(rùn)濕，多選硅或耐熱玻璃片，凸點(diǎn)形成前首先沉積一薄層（大約100nm）的金，用以提高焊料與載板間的粘附性，保證在焊料潤(rùn)濕并轉(zhuǎn)移到焊盤(pán)前不與載板分離。采用蒸鍍工藝在載板上形成凸點(diǎn)，為保證凸點(diǎn)在載板上圖案應(yīng)與其在焊盤(pán)上的分布圖案相同，可采用金屬掩膜及剝離過(guò)程在載板上形成圖案。下一步驟是轉(zhuǎn)移過(guò)程，將載板放置到用焊料處理過(guò)的芯片焊盤(pán)上，通過(guò)重熔工藝將凸點(diǎn)從載板上去濕而連接芯片焊盤(pán)上，去除焊劑殘焊渣后除去載板，凸點(diǎn)轉(zhuǎn)移過(guò)程完成。轉(zhuǎn)移焊料凸點(diǎn)過(guò)程先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）微球凸點(diǎn)微球凸點(diǎn)首先要制程焊料微球并放于特定容器中。通過(guò)振動(dòng)容器以使微球跳動(dòng)到一定高度，將帶有吸孔的載板以較小的距離置于容器，以獲得準(zhǔn)確數(shù)量的微球。微球被保存在吸孔處。由于微球尺寸較小或其上有水分等污染物，過(guò)量的微球可能被粘附到除吸孔外的其他位置；又由于微球非常輕，若吸孔與其上的微球有間隙沒(méi)有良好的粘附，則會(huì)出現(xiàn)在一個(gè)吸孔位置粘附多個(gè)微球。為去除多余的微球，而同時(shí)準(zhǔn)確保持微球在吸孔位置，可采用超聲振蕩工藝。隨后用圖像處理方法來(lái)檢查吸孔與微球位置準(zhǔn)確性，若發(fā)現(xiàn)多余微球則應(yīng)去除，缺少微球則添加上。

當(dāng)證實(shí)微球處于合適的位置后，就要進(jìn)行從載板向芯片焊盤(pán)的轉(zhuǎn)移。將載板與焊劑處理過(guò)得芯片表面鏡像對(duì)好，相互接觸，在載板背面加壓力，促使微球轉(zhuǎn)移到芯片焊盤(pán)。芯片表面的焊劑有利使微球在其表面保持足夠時(shí)間，直至通過(guò)重熔過(guò)程使微球連接到UBM上。微球凸點(diǎn)過(guò)程先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）Tachydots粘點(diǎn)轉(zhuǎn)移凸點(diǎn)此凸點(diǎn)制作方法是由TI（德州儀器公司）與Dupont（杜邦公司）聯(lián)合開(kāi)發(fā)。通過(guò)涂覆一層光敏粘性層，使此層處在聚酰亞胺（Kapton）膜層與聚酯薄膜（Mylar）蓋層之間。透過(guò)光學(xué)儀器對(duì)涂層進(jìn)行紫外線爆光，那些被光學(xué)儀器保護(hù)的涂層區(qū)域保持粘性，而未被保護(hù)的區(qū)域變硬失去粘性。通過(guò)適當(dāng)選擇，使粘性區(qū)域分布形成的粘點(diǎn)圖案與芯片上所要的凸點(diǎn)圖案一致，移去Mylar蓋層，采用專(zhuān)門(mén)的設(shè)備在其上放置焊（釬）料球。那些處于粘點(diǎn)位置的焊料球的轉(zhuǎn)移做好準(zhǔn)備。在焊料球轉(zhuǎn)移前要求先對(duì)芯片芯片焊盤(pán)或焊料球進(jìn)行焊劑預(yù)處理，以利于轉(zhuǎn)移過(guò)程。使焊料球位置與其在芯片焊盤(pán)上的位置準(zhǔn)確對(duì)好，接觸并進(jìn)行重熔過(guò)程，完成焊料球的轉(zhuǎn)移。Tachydots粘點(diǎn)轉(zhuǎn)移凸點(diǎn)過(guò)程先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）焊料液滴噴射（印刷）凸點(diǎn)此凸點(diǎn)制作方法采用CAD控制噴射，不需掩膜設(shè)備，有明顯的優(yōu)點(diǎn)。具體可劃分兩種類(lèi)型：連續(xù)與按需性噴射。前者液滴噴射頻率可在5000Hz-44000H在，后者頻率應(yīng)低于2000Hz。

連續(xù)噴射焊（釬）料液滴噴射系統(tǒng)產(chǎn)生重復(fù)的液態(tài)金屬流，在壓電傳感器驅(qū)動(dòng)及機(jī)械振動(dòng)觸發(fā)下，金屬硫斷開(kāi)形成均勻一致的熔化金屬液滴。通過(guò)隨之充電并通過(guò)偏轉(zhuǎn)電場(chǎng)過(guò)程，控制液滴運(yùn)動(dòng)軌跡。只有部分液滴噴射到焊盤(pán)上，其余液滴進(jìn)入回收器用來(lái)重復(fù)使用。通常連續(xù)噴射液滴直徑是噴嘴直徑的兩倍，在噴最周?chē)捎枚栊詺怏w，一方面可促進(jìn)液滴的斷開(kāi)噴射，同時(shí)可防止焊料液滴的氧化。連續(xù)型系統(tǒng)的缺陷在于大量的噴出液滴并未被使用，雖然采用配套的在循環(huán)系統(tǒng)，但仍然不能克服這一缺點(diǎn)。

在按需噴射系統(tǒng)中，流體體積的脈沖變化由配置在流體周?chē)膲弘姴牧献冃位螂娮杓訜嵋?。這種體積變化引起流體壓力/速度傳感，促使焊料液滴由噴嘴脈沖噴出。在此系統(tǒng)中，通過(guò)調(diào)節(jié)控制脈沖，只有當(dāng)需要時(shí)才產(chǎn)生液滴，液滴尺寸基本與噴嘴尺寸相同。通過(guò)由于噴嘴與芯片焊盤(pán)間距僅1mm，液滴在此運(yùn)動(dòng)過(guò)程中所受的外部影響最小，通過(guò)在噴嘴周?chē)栊詺怏w保護(hù)，可保證焊料液滴成形并防止氧化。

焊料連續(xù)噴射示意圖焊料按需噴射示意圖先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）焊料液滴噴射（印刷）凸點(diǎn)此凸點(diǎn)制作方法采用CAD控制噴射，不需掩膜設(shè)備，有明顯的優(yōu)點(diǎn)。具體可劃分兩種類(lèi)型：連續(xù)與按需性噴射。前者液滴噴射頻率可在5000Hz-44000H在，后者頻率應(yīng)低于2000Hz。

連續(xù)噴射焊（釬）料液滴噴射系統(tǒng)產(chǎn)生重復(fù)的液態(tài)金屬流，在壓電傳感器驅(qū)動(dòng)及機(jī)械振動(dòng)觸發(fā)下，金屬硫斷開(kāi)形成均勻一致的熔化金屬液滴。通過(guò)隨之充電并通過(guò)偏轉(zhuǎn)電場(chǎng)過(guò)程，控制液滴運(yùn)動(dòng)軌跡。只有部分液滴噴射到焊盤(pán)上，其余液滴進(jìn)入回收器用來(lái)重復(fù)使用。通常連續(xù)噴射液滴直徑是噴嘴直徑的兩倍，在噴最周?chē)捎枚栊詺怏w，一方面可促進(jìn)液滴的斷開(kāi)噴射，同時(shí)可防止焊料液滴的氧化。連續(xù)型系統(tǒng)的缺陷在于大量的噴出液滴并未被使用，雖然采用配套的在循環(huán)系統(tǒng)，但仍然不能克服這一缺點(diǎn)。

在按需噴射系統(tǒng)中，流體體積的脈沖變化由配置在流體周?chē)膲弘姴牧献冃位螂娮杓訜嵋?。這種體積變化引起流體壓力/速度傳感，促使焊料液滴由噴嘴脈沖噴出。在此系統(tǒng)中，通過(guò)調(diào)節(jié)控制脈沖，只有當(dāng)需要時(shí)才產(chǎn)生液滴，液滴尺寸基本與噴嘴尺寸相同。通過(guò)由于噴嘴與芯片焊盤(pán)間距僅1mm，液滴在此運(yùn)動(dòng)過(guò)程中所受的外部影響最小，通過(guò)在噴嘴周?chē)栊詺怏w保護(hù)，可保證焊料液滴成形并防止氧化。

焊料連續(xù)噴射示意圖焊料按需噴射示意圖先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）倒裝芯片封裝主要的結(jié)構(gòu)類(lèi)型

1.金球焊接（GoldBumpSoldering）2.金對(duì)金連接（Gold-to-GoldInterconnect）方法3.各向異性的導(dǎo)電膠片和粘合劑（AnisotropicConductiveFilmandPaste)4.受控的塌落芯片連接/倒裝片附著（C4)金球焊接（GBS）方法金球焊接方法，連接到芯片的是金球。該芯片是附著到基板的適用錫膏鍍錫的電極，錫膏可印刷在基板上或者轉(zhuǎn)?。╰ransger-stamped)在金球塊上。在貼裝期間可加熱來(lái)回流連接，或者在標(biāo)準(zhǔn)回流爐內(nèi)批量地回流。為了完成該過(guò)程，電路要在芯片底部填充之前情節(jié)。2.金對(duì)金連接（GGI）方法金對(duì)金焊接方法，在芯片上的連接是一個(gè)金球塊。芯片適用熱超聲焊接termosonicbonding附著于基板的電鍍金的電極。由于芯片底下間隙小，該芯片是不要底部充膠的。芯片通常包裝在一個(gè)封裝中，以保護(hù)該裝配。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）倒裝芯片封裝主要的結(jié)構(gòu)類(lèi)型3.各向異性的導(dǎo)電膠片和粘劑（ACF/ACP）方法各向異性的導(dǎo)電膠片和各向異性的導(dǎo)電粘劑的方法，在芯片上的連接通常是金球塊Al。各向異性的材料在其內(nèi)部具有懸浮的導(dǎo)電粒子。膠片或粘劑施于基板的電鍍金的電極。芯片貼裝在粘劑或膠片內(nèi)，并施加熱和壓力。該材料只在Z方向?qū)щ姡_(dá)到芯片電極與基板電極之間的電氣接觸。在有些情況下，ACF材料也可用作底部填充劑。4.受控的塌落芯片連接/倒裝片附著（C4）方法受控的塌落芯片連接/倒裝片附著（C4/FCA）方法，對(duì)芯片的連接是高溫焊錫。助焊劑或錫膏施于基板上鍍錫的電極或轉(zhuǎn)印到芯片的錫球上。該芯片然后貼放于基板上，可在貼裝期間加熱來(lái)回流連接或者在標(biāo)準(zhǔn)回流爐中批量回流。為了完成該過(guò)程，電路在芯片底部充膠之前要清潔。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）倒裝芯片凸點(diǎn)（Bump）特性與倒裝連接工藝關(guān)系凸點(diǎn)材料芯片附著焊凸形成工藝倒裝連接工藝焊料合金95Pb5Sn無(wú)鉛焊料需要UBM蒸發(fā)電鍍C4凸金焊料（GoldBumpSoldering）需要UBM電鍍熱壓焊接凸金球（GoldBump）不需要UBM釘頭凸點(diǎn)超聲熱壓焊接導(dǎo)電膠需要UBM印刷法點(diǎn)膠熱固化先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）倒裝片連接工藝可控塌陷芯片連接（C4）熱超聲焊法（熱壓焊）導(dǎo)電膠粘接法先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）倒裝片連接工藝可控塌陷芯片連接可控塌陷芯片連接即C4（Controlledcollapsechipconnection）

它是最早開(kāi)始應(yīng)用的芯片倒裝焊接工藝，該工藝基于焊球受限冶金學(xué)焊盤(pán)（Ball-limitingmetallurgy）的方法來(lái)限制芯片表面焊料的流動(dòng)。芯片布置由SnPb、SnAg、SnCu或SnAgCu焊球陣列，在0.05~0.25mm(2~10mil)的間距上，一般所采用的焊球直徑為0.05~0.127mm（2~5mil)。焊球可以安置在管芯的四周，也可以采用全部或者局部的陣列配置形式。可控塌陷芯片連接特點(diǎn)：凸點(diǎn)芯片侵蘸在助焊劑薄膜里讓器件焊球蘸取一定量的助焊劑，或?qū)⒅竸╊A(yù)先施加在基板上；助焊劑在回流之前起到固定器件的作用，回流過(guò)程中起到潤(rùn)濕焊接表面增強(qiáng)可焊性的作用。元器件再被準(zhǔn)確貼裝在基板上，根據(jù)焊球凸的共晶溫度設(shè)置回流溫度曲線，焊球發(fā)生熔化從而形成互連。當(dāng)焊料發(fā)生熔化時(shí)，管芯利用其自身所擁有的易于自動(dòng)對(duì)準(zhǔn)的能力與焊盤(pán)連接。焊料“塌陷”到所控制的高度時(shí)，形成了桶型互連形式。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）倒裝片連接工藝可控塌陷芯片連接可控塌陷芯片連接工藝凸點(diǎn)特點(diǎn)：C4工藝使用的為焊球凸點(diǎn)，屬于軟凸點(diǎn)，多為含鉛焊料。下表列出幾家公司使用的焊料凸點(diǎn)材料：根據(jù)RoHS等指令的規(guī)定，電子產(chǎn)品中要減少消除Pb的使用。因此應(yīng)用于C4工藝的無(wú)鉛焊球凸點(diǎn)材料也在不斷的開(kāi)發(fā)應(yīng)用中，目前SnAgCu合金是被認(rèn)為含鉛焊料的良好替代。C4工藝基板特性：C4工藝的基板可多種，包括柔性基板、陶瓷基板?；宓暮副P(pán)金屬材料的選取與選取的共晶焊料相關(guān)，C4工藝焊接焊料是由基板提供，焊料合金可以為高鉛焊料Pb95Sn5，中溫焊料Sn63Pb37,低熔點(diǎn)焊料In51Bi32Sn16等。IBM95%Pb-5%SnMotorola97%Pb-3%SnPhilip37%Pb-63%SnSharp37%Pb-63%SnSandia40%Pb-60%Sn先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）倒裝片連接工藝可控塌陷芯片連接C4工藝流程：C4工藝具備的優(yōu)點(diǎn)：組件具有優(yōu)異的熱性能和電性能。在中等焊球節(jié)距的情況下，能夠支持極大的I/O數(shù)量。不存在I/O焊盤(pán)尺寸的限制。通過(guò)使用群焊技術(shù)，進(jìn)行大批量可靠地裝配?？梢詫?shí)現(xiàn)最小的元器件尺寸和重量。C4元器件在管芯和基片之間能夠采用單一互連，從而可以提供最短的、最簡(jiǎn)單的信號(hào)通路。降低界面的數(shù)量，可以減小結(jié)構(gòu)的復(fù)雜程度，提高其固有的可靠性。C4工藝的應(yīng)用：C4結(jié)構(gòu)應(yīng)用時(shí)間最久，最成熟的倒裝芯片連接技術(shù)，已經(jīng)大批量生產(chǎn)應(yīng)用的主要是基于SnPb組焊料凸點(diǎn)和陶瓷基板的封裝，陶瓷球柵陣列（Ceramicballgridarray，CBGA）和陶瓷圓柱柵格陣列（columngridarray,CCGA)組件的裝配。有些組裝廠商在陶瓷多芯片模塊（MCM-C）應(yīng)用中也應(yīng)用這項(xiàng)技術(shù)。2.熱超聲焊法（熱壓焊）工作原理：熱超聲倒裝焊接工藝是在引線鍵合的基礎(chǔ)上發(fā)展而來(lái)，在一定的壓力和溫度下，對(duì)芯片的凸點(diǎn)施加超聲波能量，在一定的時(shí)間內(nèi)凸點(diǎn)與基板的焊盤(pán)產(chǎn)生結(jié)合力，從而實(shí)現(xiàn)芯片與基板的互連。

熱超聲方法的凸點(diǎn)界面結(jié)合是一個(gè)摩擦過(guò)程，壓力作用下凸點(diǎn)與基板接觸并在一定程度上被壓扁和變形，超聲作用除去凸點(diǎn)表面的氧化物和污染層，溫度劇烈上升，凸點(diǎn)發(fā)生變形，凸點(diǎn)與基板焊盤(pán)的金屬互相滲透直到處于一定范圍之內(nèi)，形成穩(wěn)固的連接，超聲倒裝焊接關(guān)鍵工藝參數(shù)與引線鍵合類(lèi)似：壓力，溫度，超聲波功率和焊接時(shí)間。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）倒裝片連接工藝凸點(diǎn)特性：為Au(或Cu）的硬凸點(diǎn)，一般形成在Wafer上的芯片通過(guò)高級(jí)引線鍵合機(jī)（SSB）將凸點(diǎn)植入到芯片I/O端口。基板的選擇：

熱超聲倒裝焊接的基板可以選用陶瓷，鋁材料等?；搴副P(pán)涂上Au或Au/TiW涂層，提高凸點(diǎn)焊接的質(zhì)量工藝發(fā)展：

熱超聲倒裝焊接工藝簡(jiǎn)單，焊接效率高，可靠性高，是無(wú)鉛的綠色焊接工藝，是當(dāng)前芯片倒裝焊接域中非常具有發(fā)展?jié)摿Φ囊环N新型工藝。目前在應(yīng)用中主要的工藝難點(diǎn)為：

1.焊接過(guò)程中壓力施加不均勻；

2.橫向振動(dòng)焊接時(shí)芯片與基板的平行度；

3.芯片夾持的牢固性；

4.焊接的穩(wěn)定性等；先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）倒裝片的貼裝工藝倒裝芯片幾何尺寸非常小，焊球直徑小到0.05mm，焊球間距小到0.1mm，外形尺寸小到1mm2。因此為了適合倒裝芯片封裝貼裝工藝，需要在以下方面跟高的要求：

1.貼裝壓力控制與吸嘴選擇2.貼裝壓精度和穩(wěn)定性3.照相機(jī)和圖像識(shí)別處理系統(tǒng)1.貼裝壓力控制與吸嘴選擇

考慮倒裝芯片基材是比較脆的硅，若在取料、助焊劑侵蘸過(guò)程中施以較大的壓力容易將其壓裂，同時(shí)細(xì)小的焊凸在此過(guò)程中也容易壓變形，所以盡量使用比較低的貼裝壓力，一般150g左右。對(duì)于超薄芯片如0.3mm，有時(shí)要求貼裝壓力能控制在15g，甚至更小。由于倒裝芯片基材是硅，表面平整光滑，最好選擇頭部是硬質(zhì)塑料材料具多孔的ESD吸嘴。如為橡膠吸嘴，會(huì)老化，貼片過(guò)程中可能會(huì)粘連器件，造成貼片偏移或帶走器件。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）倒裝片的貼裝工藝2.貼裝壓精度和穩(wěn)定性對(duì)于球間距小到0.1mm的器件，基板的翹曲變形，阻焊膜窗口的尺寸和位置偏差，以及機(jī)器的精度等，都會(huì)影響到最終的貼裝精度。3.照相機(jī)和圖像識(shí)別處理系統(tǒng)

處理細(xì)小焊球間距的倒裝芯片的影像，需要百萬(wàn)像素的數(shù)碼相機(jī)。對(duì)于倒裝芯片應(yīng)用，仰視相機(jī)必須裝配。較高像素的數(shù)碼相機(jī)具有較高的放大倍率，但是，像素越高視像區(qū)域（FOV）越小，這意味大的器件可能需要多次“拍照”。照相機(jī)的光源一般為發(fā)光二級(jí)管，分為側(cè)光源，前光源和軸向光源，并可單獨(dú)控制。倒裝芯片的成像光源采用側(cè)光、前光，或者兩者結(jié)合。倒裝芯片基準(zhǔn)點(diǎn)（Fiducial）的影像處理于普通基準(zhǔn)點(diǎn)相似。倒裝芯片的貼裝除基準(zhǔn)點(diǎn)外（Globalfiducial)會(huì)使用局部基準(zhǔn)點(diǎn)（Localfiducial)，此時(shí)的基準(zhǔn)點(diǎn)會(huì)較?。?.15-1.0mm）。對(duì)于光源的選擇需要反復(fù)嘗試調(diào)節(jié)，比如在處理柔性電路板上基準(zhǔn)點(diǎn)時(shí)效果很差，甚至找不到基準(zhǔn)點(diǎn)，其原因是基準(zhǔn)點(diǎn)表面（銅）的顏色和基板顏色費(fèi)城接近，色差不明顯。調(diào)光識(shí)別先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）倒裝倒裝片的貼裝工藝助焊劑的應(yīng)用助焊劑的應(yīng)用是倒裝芯片裝配工藝的第一步，對(duì)形成良好的倒裝連接非常重要。在形成連接之前，助焊劑將芯片保持在位置上，減少氧化和加速共晶錫球的回流。量的控制是助焊劑滴涂的最重要方面。要求最少的量是百分之百的覆蓋錫球座/滑道（site/runner)。不完全覆蓋將造成電氣開(kāi)路和裝配的報(bào)廢。但同時(shí)過(guò)多的助焊劑可能造成回流焊的殘留物和不希望的區(qū)域腐蝕。有機(jī)殘留物對(duì)底部充膠是有害的，降低系統(tǒng)的現(xiàn)場(chǎng)可靠性。助焊劑遷移或流動(dòng)超除芯片座可能引起焊錫球（solderball)、元件豎立（Tombstoning）和PCB的離子污染（ioniccontamination)。助焊劑的應(yīng)用方法助焊劑應(yīng)用工藝方法包括：壓?。╯tamping）、侵（dipping）或刷?。╞rushing），

其工作的基本原理就是要獲得設(shè)定厚度的穩(wěn)定的助焊劑薄膜，以便器件各焊球蘸取的助焊劑的量一致。助焊劑的最后量的規(guī)定必須平衡百分之百覆蓋要求、最大粘著性能、最少助焊劑殘留物和元件偏移控制。目前免洗的助焊劑也越來(lái)越多地進(jìn)入實(shí)際應(yīng)用。助焊劑的浸

助焊劑浸應(yīng)用工藝單元可以精確的控制助焊劑薄膜的厚度，是目前應(yīng)用較為普遍的助焊劑涂敷方法：1.可以滿(mǎn)足多枚器件同時(shí)浸蘸助焊劑（如4-7枚），提高產(chǎn)量；2.助焊劑用單元應(yīng)該簡(jiǎn)單、易操作、易控制、易清潔；3.可以處理很廣泛的助焊劑或錫膏，適合浸蘸工藝的助焊劑粘點(diǎn)范圍較寬，對(duì)于較稀和較粘的助焊劑都要能處理，而且獲得的膜厚要均勻。4.蘸取工藝可以精確控制，參數(shù)因材料不同而又差異，所以必須單獨(dú)控制，如往下的加速度、壓力、停留時(shí)間、向上的加速度等。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）倒裝片的貼裝工藝Sn96.5Ag3.5焊料理想回流取線Sn96.5Ag3.5焊料在Heller170EXL氮?dú)饣亓骱笭t回流曲線回流焊工藝回流焊接是倒裝芯片裝配過(guò)程的重要工藝，焊接工藝質(zhì)量的優(yōu)劣作用于最終產(chǎn)品的質(zhì)量和可靠性。在倒裝芯片焊接工藝中回流焊應(yīng)用與表面貼裝工藝類(lèi)似。倒裝芯片是精細(xì)間距組裝，多使用惰性氣體（氮?dú)猓┗亓骱笭t，在氮?dú)獗Ｗo(hù)條件下進(jìn)行焊接可防止氧化，提高焊接潤(rùn)濕力潤(rùn)濕速度加快，對(duì)未貼正的元件矯正力大，焊珠減少，更適合于免清洗工藝先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）倒裝片的貼裝工藝傳統(tǒng)倒裝芯片的底部填充工藝。

早期的倒裝芯片封裝主要用陶瓷材料作為基板。陶瓷基板與芯片有相近的熱膨脹系數(shù)，可以避免二者在運(yùn)行過(guò)程中因熱膨脹系數(shù)不匹配而產(chǎn)生較大的熱應(yīng)力對(duì)焊球的損害，但陶瓷基板的制作成本太高，使它的使用受到限制。純硅基板則由于工藝原因限制了信號(hào)過(guò)橋的增加，并且純硅基板里薄膜鋁布線較大、線路較長(zhǎng)，這些都限制了它的使用。目前倒裝芯片封裝中一般采用價(jià)格低廉的有機(jī)材料做基板。使用有機(jī)基板時(shí)，一個(gè)突出問(wèn)題是硅芯片與有機(jī)基板材料的熱膨脹系數(shù)（CTE）相差較大。芯片的CTE約3ppm／℃，而基板的CTE約為17～ppm／℃，在芯片使用過(guò)程中，有機(jī)基板材料較硅芯片會(huì)產(chǎn)生更大的膨脹和收縮變形，會(huì)對(duì)焊球造成損壞，嚴(yán)重地影響芯片與基板連接的可靠性。倒裝焊技術(shù)中最具創(chuàng)新性的發(fā)展是有關(guān)底部填充技術(shù)的開(kāi)發(fā)與使用。由此很好地解決了熱膨脹系數(shù)不匹配而造成的可靠性問(wèn)題，有機(jī)基板的使用成為可能。傳統(tǒng)的底部填充技術(shù)是利用液體的毛細(xì)作用將底部填充膠(Flow?Underfill)填充在芯片和基板之間的間隙中，然后在一定溫度下固化。傳統(tǒng)的底部填充工藝如圖所示。先將一層助焊劑涂在基板上，然后將焊料凸點(diǎn)對(duì)準(zhǔn)基板焊盤(pán)，加熱回流，除去助焊劑，將底部填充膠沿芯片邊緣注入，借助于液體的毛細(xì)作用，底部填充膠會(huì)被吸入并向芯片基板的中心流動(dòng)，填滿(mǎn)后加熱固化。傳統(tǒng)倒裝芯片底部填充膠的填充工藝流程先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）倒裝片的貼裝工藝傳統(tǒng)倒裝芯片的底部填充工藝。??雖然傳統(tǒng)的流動(dòng)型底部填充是目前主要的倒裝芯片封裝技術(shù)，但它也面臨著各種新的挑戰(zhàn)。目前，互連技術(shù)向無(wú)鉛焊料方向發(fā)展，意味著底部填充膠需要適應(yīng)更高的回流焊溫度。而高的回流焊溫度會(huì)加速材料的老化和水分的進(jìn)入，引起更大的機(jī)械膨脹，所以底部填充膠需要更高的熱穩(wěn)定性、粘結(jié)力、強(qiáng)度和斷裂韌性。另外隨著大尺寸芯片在倒裝焊技術(shù)中的應(yīng)用以及焊球高度的降低，使得芯片和基板間的間隙高度越小、長(zhǎng)度越長(zhǎng)，原有的毛細(xì)作用將使底部填充膠很難填滿(mǎn)芯片和基板間的間隙，引起不完全充膠現(xiàn)象，同時(shí)增加充膠時(shí)間和成本。間距距離和間隙高度的持續(xù)減少將最終限制底部填充膠的毛細(xì)作用填充，傳統(tǒng)的底部填充工藝也面臨巨大的挑戰(zhàn)。

底部填充的倒裝芯片結(jié)構(gòu)示意圖先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）傳統(tǒng)倒裝芯片的底部填充工藝。倒裝芯片的非流動(dòng)底部填充膠填充工藝?

為了克服傳統(tǒng)毛細(xì)底部填充工藝的缺點(diǎn)，提出了非流動(dòng)底部填充膠(No-flow?Underfill)填充工藝。與傳統(tǒng)毛細(xì)底部填充工藝相比，非流動(dòng)填充不需要液體的毛細(xì)作用，它需將非流動(dòng)底部填充膠在焊球回流焊之前鋪好，接著在回流焊過(guò)程中同時(shí)完成焊球焊接和底部填充膠固化兩個(gè)過(guò)程，省去了助焊劑分布和清除步驟，簡(jiǎn)化了工藝，提高了生產(chǎn)效率，其工藝流程如圖3所示。??非流動(dòng)底部填充膠應(yīng)該具備：在焊接過(guò)程中能夠起到助焊劑的功能，膠的固化應(yīng)晚于焊球焊點(diǎn)的形成；在后續(xù)的回流焊過(guò)程中能夠固化完全等幾個(gè)必要特點(diǎn)。??非流動(dòng)底部填充膠通常不含有SiO2無(wú)機(jī)填料，以避免SiO2顆粒對(duì)焊點(diǎn)形成以及焊料和金屬焊盤(pán)的浸潤(rùn)性造成影響。因此，與傳統(tǒng)底部填充膠相比，非流動(dòng)底部填充膠具有更高的熱膨脹系數(shù)和低的斷裂韌性，極易引起焊點(diǎn)、芯片、基板、膠之間的斷裂失效。所以在非流動(dòng)底部填充膠中加入SiO2填料對(duì)提高封裝可靠性也是非常重要的。在使用具有?SiO2?填料的填充膠時(shí)，需要除去焊點(diǎn)周?chē)腟iO2填料，于是就開(kāi)發(fā)出了熱壓回流焊(Thermo-Compression?Reflow，TCR)技術(shù)，其步驟如圖4所示。它是將底部填充膠放到預(yù)加熱好的基板上，然后將芯片倒扣在基板上，在高溫和一定的壓力下保持一段時(shí)間，直到焊點(diǎn)形成，然后再進(jìn)行固化，這樣就避免了SiO2填料對(duì)焊點(diǎn)造成的影響。??另一種改進(jìn)方式是使用雙層無(wú)流動(dòng)底部填充(Double-layer?No-flow?Underfill)技術(shù)。首先在基板上鋪展一層沒(méi)有SiO2的高粘度底填膠，對(duì)焊球形成保護(hù)，然后在上部鋪展一層含有SiO2填料的底填膠，將芯片放置到基板上后進(jìn)行回流焊，形成焊點(diǎn)、固化底填膠，如圖5所示。??雖然非流動(dòng)底部填充膠具有很多的優(yōu)勢(shì)，克服了傳統(tǒng)底充膠的一些缺點(diǎn)，但它需要更高的固先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）傳統(tǒng)倒裝芯片的底部填充工藝。倒裝芯片的非流動(dòng)底部填充膠填充工藝?

為了克服傳統(tǒng)毛細(xì)底部填充工藝的缺點(diǎn)，提出了非流動(dòng)底部填充膠(No-flow?Underfill)填充工藝。與傳統(tǒng)毛細(xì)底部填充工藝相比，非流動(dòng)填充不需要液體的毛細(xì)作用，它需將非流動(dòng)底部填充膠在焊球回流焊之前鋪好，接著在回流焊過(guò)程中同時(shí)完成焊球焊接和底部填充膠固化兩個(gè)過(guò)程，省去了助焊劑分布和清除步驟，簡(jiǎn)化了工藝，提高了生產(chǎn)效率，其工藝流程如圖1所示。??非流動(dòng)底部填充膠應(yīng)該具備：在焊接過(guò)程中能夠起到助焊劑的功能，膠的固化應(yīng)晚于焊球焊點(diǎn)的形成；在后續(xù)的回流焊過(guò)程中能夠固化完全等幾個(gè)必要特點(diǎn)。??非流動(dòng)底部填充膠通常不含有SiO2無(wú)機(jī)填料，以避免SiO2顆粒對(duì)焊點(diǎn)形成以及焊料和金屬焊盤(pán)的浸潤(rùn)性造成影響。因此，與傳統(tǒng)底部填充膠相比，非流動(dòng)底部填充膠具有更高的熱膨脹系數(shù)和低的斷裂韌性，極易引起焊點(diǎn)、芯片、基板、膠之間的斷裂失效。所以在非流動(dòng)底部填充膠中加入SiO2填料對(duì)提高封裝可靠性也是非常重要的。在使用具有?SiO2填料的填充膠時(shí)，需要除去焊點(diǎn)周?chē)腟iO2填料，于是就開(kāi)發(fā)出了熱壓回流焊(Thermo-Compression?Reflow，TCR)技術(shù)，其步驟如圖2所示。它是將底部填充膠放到預(yù)加熱好的基板上，然后將芯片倒扣在基板上，在高溫和一定的壓力下保持一段時(shí)間，直到焊點(diǎn)形成，然后再進(jìn)行固化，這樣就避免了SiO2填料對(duì)焊點(diǎn)造成的影響。??另一種改進(jìn)方式是使用雙層無(wú)流動(dòng)底部填充(Double-layer?No-flow?Underfill)技術(shù)。首先在基板上鋪展一層沒(méi)有SiO2的高粘度底填膠，對(duì)焊球形成保護(hù)，然后在上部鋪展一層含有SiO2填料的底填膠，將芯片放置到基板上后進(jìn)行回流焊，形成焊點(diǎn)、固化底填膠，如圖3所示。??

雖然非流動(dòng)底部填充膠具有很多的優(yōu)勢(shì)，克服了傳統(tǒng)底充膠的一些缺點(diǎn)，但它需要更高的固化溫度，在膠固化和溫度循環(huán)過(guò)程中會(huì)產(chǎn)生更大的熱應(yīng)力，容易造成芯片碎裂。隨著芯片越來(lái)越大且越來(lái)越薄，這個(gè)問(wèn)題會(huì)更加突出。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）傳統(tǒng)倒裝芯片的底部填充工藝。倒裝芯片的非流動(dòng)底部填充膠填充工藝?

圖1.非流動(dòng)填充工藝流程圖2.熱壓回流焊工藝流程圖3.雙層非流動(dòng)底部填充工藝流程總之，非流動(dòng)底部填充技術(shù)極大地簡(jiǎn)化了倒裝芯片底部填充工藝。為了能夠填充具有SiO2填料的底填膠，出現(xiàn)了熱壓回流焊和雙層無(wú)流動(dòng)底部填充技術(shù)，但這些方法與表面貼裝技術(shù)不完全兼容，也沒(méi)達(dá)到降低成本的目的。開(kāi)發(fā)成功率較高的非流動(dòng)底部填充工藝需要對(duì)材料和工藝參數(shù)進(jìn)行更多更細(xì)致的研究。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)1.倒裝芯片技術(shù)（FlipChip，F(xiàn)C）傳統(tǒng)倒裝芯片的底部填充工藝。晶圓級(jí)底部填充技術(shù)

近年來(lái)，一種新的封裝技術(shù)——晶圓級(jí)填充(Wafer?Level?Underfill)，因其具有低成本、高可靠性，并且能夠與表面貼裝技術(shù)工藝兼容等特點(diǎn)，引起人們的廣泛重視并得到了快速的發(fā)展。在該工藝流程中，它首先在晶圓上添加一層下填料，在晶圓上制作凸點(diǎn)，然后切成單個(gè)的芯片，芯片與基板通過(guò)表面貼裝技術(shù)工藝相連，如圖所示。??此工藝把半導(dǎo)體封裝中前道和后道的一些工序都集合在了一起，同時(shí)隨著晶圓級(jí)下填充工藝越來(lái)越廣泛的應(yīng)用，它需要芯片制造、封裝公司以及材料供應(yīng)商之間密切的配合。

晶圓級(jí)底部填充技術(shù)三種底部填充工藝對(duì)比

與其他互連技術(shù)相比，倒裝芯片封裝技術(shù)有很多優(yōu)點(diǎn)，并得到了廣泛的應(yīng)用。為了避免芯片和基板之間由于熱膨脹系數(shù)不匹配而引起焊球的開(kāi)裂，需要在芯片和基板之間填入底填料來(lái)提高封裝的可靠性，所以下填充工藝是封裝生產(chǎn)中的關(guān)鍵環(huán)節(jié)。較早使用的是傳統(tǒng)的倒裝芯片填充技術(shù)，但它靠液體的毛細(xì)管作用進(jìn)行填充，已不能適應(yīng)高速發(fā)展的封裝技術(shù)的需求。一些新的填充技術(shù)像非流動(dòng)底部填充技術(shù)、晶圓級(jí)填充技術(shù)等得到了開(kāi)發(fā)和應(yīng)用。??非流動(dòng)底部填充技術(shù)不需要靠液體的毛細(xì)吸收作用進(jìn)行填充，與傳統(tǒng)底部填充工藝相比還簡(jiǎn)化了工藝步驟。但由于它不含有或含有很少的SiO2填料，所以非流動(dòng)底部填充膠具有較高的熱膨脹系數(shù)，降低了封裝的可靠性。晶圓級(jí)填充技術(shù)成本低、可靠性高，把前道和后道的一些工序都集合在了封裝工藝中，能夠滿(mǎn)足焊料凸點(diǎn)的節(jié)距、直徑、高度的減小以及芯片厚度變薄等方面的發(fā)展要求。同時(shí)，晶圓級(jí)填充技術(shù)在芯片與基板之間利用硅通孔技術(shù)制作中介層，能夠使芯片上細(xì)節(jié)距的焊盤(pán)與基板上較大節(jié)距的焊盤(pán)相連。帶有中介層的2.5D或3D封裝將能實(shí)現(xiàn)芯片封裝更高的性能，是未來(lái)電子封裝的發(fā)展趨勢(shì)先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)2.晶圓級(jí)封裝（WLP-Waferlevelpackage）晶圓級(jí)封裝（Wafer-levelpackagingWLP，)的概念。在傳統(tǒng)封裝概念中，晶圓是先被切割成小的晶粒，之后再進(jìn)行連接和塑封。而晶圓級(jí)封裝工序恰好相反，晶圓級(jí)封裝將晶粒在被切割前封裝完成，保護(hù)層將會(huì)被附著在晶圓的正面或是背面，電路連接在切割前已經(jīng)完成。晶圓級(jí)封裝示意圖晶圓級(jí)封裝技術(shù)技術(shù)是在市場(chǎng)不斷追求小型化下，倒裝技術(shù)與表面組裝技術(shù)（SMT）

和球狀柵格陣列封裝（BGA）

結(jié)合的產(chǎn)物，是一種經(jīng)過(guò)改進(jìn)和提高的芯片尺寸封裝（CSP）。WLP最初標(biāo)準(zhǔn)型WLP1.（Fan-inWLP，F(xiàn)IWLP）扇入型晶圓級(jí)封裝，隨后又演化出2.扇出型WLP（Fan-outWLP，F(xiàn)OWLP），是基于晶圓重構(gòu)技術(shù)，將芯片重新布置到一塊人工晶圓上，然后按照與標(biāo)準(zhǔn)WLP工藝類(lèi)似步驟進(jìn)行封裝。類(lèi)似的還演化出有3.扇出型面板級(jí)封裝（FOPLP）（Fan-outPanel-levelpackaging）。WLP優(yōu)點(diǎn)：封裝加工效率高，它以圓片形成的批量生產(chǎn)工藝進(jìn)行制造；WLP具有倒裝芯片（FCP）和芯片尺寸封裝的所有優(yōu)點(diǎn)（輕，薄、短、?。?。引線電感、引線電阻等寄生參數(shù)小，電、熱性能較好。WLP工藝技術(shù)與芯片制造工藝設(shè)備兼容.符合目前表面貼裝技術(shù)（SMT）潮流。WLP的芯片設(shè)計(jì)和封裝可以統(tǒng)一考慮、同時(shí)進(jìn)行，這將提高設(shè)計(jì)效率，減少費(fèi)用。WLP從芯片制造、封裝到產(chǎn)品發(fā)往用戶(hù)的整個(gè)過(guò)程，中間環(huán)節(jié)大大減少，周期縮短很多，這必將導(dǎo)致成本的減少。傳統(tǒng)封裝示意圖先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)2.晶圓級(jí)封裝（WLP-Waferlevelpackage）

1.扇入式晶圓級(jí)封裝FIWLP：全稱(chēng)Fan-inWafer-levelpackaging，又稱(chēng)WLCSP（Wafer-levelChipScalePackage），也就是傳統(tǒng)的晶圓級(jí)封裝，切割晶粒在最后進(jìn)行，適用于低引腳數(shù)的集成電路。隨著集成電路信號(hào)輸出的引腳數(shù)目的增加，焊錫球的尺寸也就變得越來(lái)越嚴(yán)格，PCB對(duì)集成電路封裝后尺寸以及信號(hào)輸出接腳位數(shù)的調(diào)整需求得不到滿(mǎn)足，因此衍生出了扇出型晶圓級(jí)封裝。扇入晶圓級(jí)封裝的特征是封裝尺寸與晶粒同大小。2.扇出式晶圓級(jí)封裝FOWLP:全稱(chēng)Fan-outWafer-levelpackaging，，開(kāi)始就將晶粒切割，再重布在一塊新的人工模塑晶圓上。它的優(yōu)勢(shì)在于減小了封裝的厚度，增大了扇出（更多的I/O接口），獲得了更優(yōu)異的電學(xué)性質(zhì)及更好的耐熱表現(xiàn)。3.扇出型面板級(jí)封裝（FOPLP）：全稱(chēng)Panel-levelpackaging，，封裝方法與FOWLP類(lèi)似，只不過(guò)將晶粒重組于更大的矩形面板上，而不是圓形的晶圓。更大的面積意味著節(jié)約更多的成本，更高的封裝效率。而且切割的晶粒為方形，晶圓封裝會(huì)導(dǎo)致邊角面積的浪費(fèi)，矩形面板恰恰解決了浪費(fèi)問(wèn)題。但也對(duì)光刻及對(duì)準(zhǔn)提出了更高的要求。

矩形面板恰恰解決了浪費(fèi)問(wèn)題FOPLP與WLP尺寸對(duì)比矩形面板有效解決面積浪費(fèi)先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)2.晶圓級(jí)封裝（WLP-Waferlevelpackage）

WLP的封裝尺寸優(yōu)勢(shì)從圖可以看出，10mm2的芯片，如采用典型的QFP扁平封裝占據(jù)約900mm2的安裝面積，載帶自動(dòng)焊封裝（TapeAutomatedBonding，TAB是將芯片組裝在金屬化柔性高分子聚合物載帶上的封裝技術(shù)）、板上芯片封裝（ChipOnBoard，COB是將晶圓直接安裝到印制電路板，然后用鍵合絲實(shí)現(xiàn)互聯(lián)，再用有機(jī)材料涂覆到晶圓上完成后期封裝）分別占據(jù)550mm2、300mm2，而WLP只需約100mm2的安裝面積，這就表明WLP可以使整機(jī)模塊尺寸更小、重量更輕、集成度更高，同時(shí)成本也更低。隨著集成電路制造工藝不斷提升，先進(jìn)的封裝技術(shù)應(yīng)用，產(chǎn)品設(shè)計(jì)尺寸縮小，系統(tǒng)元器件數(shù)量減少，導(dǎo)致在電路板上的占用面積更小，從料件數(shù)量、機(jī)構(gòu)尺寸、電路板用量上都可獲得節(jié)省而得到更優(yōu)化的成本架構(gòu)。另一方面，電路板省下來(lái)的空間，可給其他的電子元器件使用。先進(jìn)封裝技術(shù)帶來(lái)更高效能，更高性?xún)r(jià)比先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)2.晶圓級(jí)封裝（WLP-Waferlevelpackage）

晶圓級(jí)封裝后的體積與集成電路的裸芯片基本一致，并且整合了芯片的前端和后端工藝，封裝成本也隨著晶圓尺寸（圓片級(jí)封裝的成本與每個(gè)圓片上的芯片數(shù)量密切相關(guān)，晶圓尺寸的增加，每個(gè)晶圓就可以生產(chǎn)更多的IC，芯片數(shù)越多，晶圓級(jí)封裝的成本也就越低）的增加或IC封裝尺寸的降低而減少，如圖所示。WLP與傳統(tǒng)封裝的相對(duì)成本效益先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)2.晶圓級(jí)封裝（WLP-Waferlevelpackage）

晶圓級(jí)封裝以晶圓形式的批量生產(chǎn)工藝進(jìn)行制造，加工效率高，與其它封裝類(lèi)型相比，尺寸也較小，很好的滿(mǎn)足便攜式電子設(shè)備尺寸不斷減小的需求；在傳輸性能上，有效增加了數(shù)據(jù)傳輸?shù)念l寬并減少了信號(hào)損耗，提升了數(shù)據(jù)傳輸?shù)乃俣群头€(wěn)定性；在散熱性能上，由于WLP沒(méi)有像傳統(tǒng)封裝的塑封料或陶瓷包封，所以散熱能力效果更優(yōu)；另外，晶圓級(jí)封裝的芯片設(shè)計(jì)和封裝設(shè)計(jì)可以統(tǒng)一考慮、同時(shí)進(jìn)行，這將大大提高設(shè)計(jì)效率，從芯片制造、封裝再到產(chǎn)品發(fā)往用戶(hù)的整個(gè)過(guò)程中，周期也會(huì)大幅縮減如圖所示。WLP批量生產(chǎn)（同時(shí)設(shè)計(jì)和封裝）先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)2.晶圓級(jí)封裝（WLP-Waferlevelpackage）

1.扇入式晶圓級(jí)封裝(Fan-inIWLP)工藝技術(shù):傳統(tǒng)的WLP封裝大多數(shù)采用Fan-in型態(tài)，應(yīng)用于低I/O數(shù)量的產(chǎn)品。Fan-in晶圓級(jí)封裝工藝典型流程如圖A~圖B所示，并引入了重布線（RDL）和凸點(diǎn)（Bumping）兩項(xiàng)關(guān)鍵技術(shù).

圖A.WLP制造工藝流程

圖B.WLP制造工藝解析先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)2.晶圓級(jí)封裝（WLP-Waferlevelpackage）

1.扇入式晶圓級(jí)封裝(Fan-inIWLP)工藝技術(shù)

重布線技術(shù)：是將沿芯片外圍分布的焊接區(qū)轉(zhuǎn)換為在芯片表面上按照平面陣列式分布的凸點(diǎn)焊區(qū)。首先，在晶圓上進(jìn)行薄膜介質(zhì)層淀積，便于增強(qiáng)硅片的鈍化作用；然后涂覆BCB（雙苯環(huán)丁烯）或PI（聚酰亞胺）作為再分布的聚合物層（5μm），起到凸點(diǎn)形成和裝配工藝的應(yīng)力緩沖的作用；把Ti層（典型材料為Ni/Cu，Ti/Cu/Ni或Ti/W/Au。）濺射到晶圓上，作為金屬焊盤(pán)和凸點(diǎn)之間的擴(kuò)散阻擋層；利用旋轉(zhuǎn)式涂覆光刻膠，形成電鍍掩膜，并在光掩膜內(nèi)部電鍍5μm的銅（電鍍Cu來(lái)使重新布線的金屬化獲得低電阻率）；金屬淀積之后，除去光刻膠，并采用干/濕蝕刻法除去電鍍基體；把重新布線金屬化用焊料掩膜（光BCB）覆蓋，最后再采用濺射和電鍍淀積凸點(diǎn)底部金屬層（UBM），UBM是芯片上金屬焊盤(pán)與凸點(diǎn)直接的關(guān)鍵界面層，提供電氣連接。涂覆第一層聚合物薄膜（PolymerLayer），以加強(qiáng)芯片的鈍化層（Passivation），起到應(yīng)力緩沖的作用；涂覆第二層聚合物薄膜，主要是起到晶圓表面平坦并保護(hù)RDL層的作用。重布線金屬層（RDL）的目的是對(duì)芯片的鋁焊區(qū)位置進(jìn)行重新布局，使新焊區(qū)滿(mǎn)足對(duì)焊料球最小間距的要求，并使新焊區(qū)按照陣列排布（圖6所示）。最后一道金屬層是UBM（UnderBumpMetalization，球下金屬層），與RDL一樣的工藝流程制作。重布線金屬層先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)2.晶圓級(jí)封裝（WLP-Waferlevelpackage）

1.扇入式晶圓級(jí)封裝(Fan-inIWLP)工藝技術(shù)凸點(diǎn)作為晶圓級(jí)封裝的I/O電極，因此凸點(diǎn)制作也是晶圓級(jí)封裝工藝過(guò)程的關(guān)鍵工序，它是在晶圓的新焊接區(qū)上形成凸點(diǎn)。凸點(diǎn)制作的工藝通常有多種方法，每種方法都各有其優(yōu)缺點(diǎn)，適用于不同的工藝要求，所以選擇合適的凸點(diǎn)制作工藝極為重要。凸點(diǎn)制作技術(shù)通常有三種典型工藝：電鍍法、植球/模板印刷及銦凸點(diǎn)蒸發(fā)沉積，其特點(diǎn)及適用性見(jiàn)表所示。晶圓級(jí)封裝凸點(diǎn)制作方式電鍍法生成的凸點(diǎn)最小直徑可到30μm，具有適合I/O端數(shù)多、凸點(diǎn)尺寸可調(diào)、并能實(shí)現(xiàn)晶圓級(jí)封裝（WLP）等優(yōu)點(diǎn)；焊料（無(wú)鉛或有鉛）凸點(diǎn)植球工藝是一種較實(shí)用的工藝技術(shù)，工藝簡(jiǎn)單、成本較低、一致性好，可應(yīng)用于常規(guī)厚度680μm的20cm或15cm晶圓上的凸點(diǎn)制作，凸點(diǎn)典型直徑及間距分別為300μm～250μm、500μm～400μm；銦凸點(diǎn)蒸發(fā)沉積可實(shí)現(xiàn)目前最小的凸點(diǎn)間距和直徑，并且操作溫度較低，制作工藝成熟，最小凸點(diǎn)間距可達(dá)到15μm。該工藝所應(yīng)用的關(guān)鍵技術(shù)為UBM濺射、厚膠光刻、銦蒸發(fā)。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)2.晶圓級(jí)封裝（WLP-Waferlevelpackage）

1.扇入式晶圓級(jí)封裝(Fan-inIWLP)工藝技術(shù)晶圓凸點(diǎn)典型制作工藝流程如圖所示，首先在晶圓上沉積并圖案化一層BCB鈍化層后，完成UBM層的制作，在凸點(diǎn)金屬化疊層下沉積，為電鍍焊料形成模板，電鍍之后，將光刻膠去除并刻蝕掉暴露出來(lái)的UBM層，最后沉積焊膏，回流形成焊球。另外，由于互連必須基于WLP的芯片面積大小，所以高數(shù)量的I/O將需要直徑非常小的凸點(diǎn)（焊球）。圖8為100μm間距WLP的凸點(diǎn)區(qū)域陣列，雖然制造這樣的焊球在技術(shù)上是可行的，但是需要高密度的PWB來(lái)互連，這無(wú)疑將增加印刷電路板的制造成本。目前PWB最緊密的板間距是500μm，如果板間距提高到100μm，則需要25μm的光刻技術(shù)。晶圓凸點(diǎn)典型制作工藝流程凸點(diǎn)間距與印刷線路板互聯(lián)的關(guān)系先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)2.晶圓級(jí)封裝（WLP-Waferlevelpackage）

2扇出型晶圓級(jí)封裝（Fan-outWLP）工藝技術(shù)標(biāo)準(zhǔn)WLP（fan-inWLP）是在晶圓未進(jìn)行切片前，對(duì)芯片進(jìn)行封裝，之后再進(jìn)行切片分割，完成后的封裝大小與芯片的尺寸相同。Fan-in封裝的芯片尺寸和產(chǎn)品尺寸在二維平面上是一樣大的，芯片有足夠的面積把所有的I/O接口都放進(jìn)去，但伴隨I/O數(shù)目的增加，焊球間距的要求也趨于嚴(yán)格，加上印刷電路板對(duì)于IC封裝后尺寸以及信號(hào)輸出的調(diào)整需求，芯片的尺寸也不足以放下所有I/O接口時(shí)，則衍生出扇出型（Fan-out）WLP。Fan-out封裝是基于晶圓重構(gòu)技術(shù)，是將芯片重新埋置到晶圓上，然后按照與標(biāo)準(zhǔn)WLP工藝類(lèi)似的步驟進(jìn)行封裝，得到的實(shí)際封裝面積要大于芯片面積，在面積擴(kuò)展的同時(shí)也可以增加其它有源器件及無(wú)源元件形成SiP。扇出型封裝技術(shù)分為扇出型晶圓級(jí)封裝（FOWLP）和扇出型面板級(jí)封裝（FOPLP）兩種類(lèi)型，兩者雖然技術(shù)路線及應(yīng)用不同，但都可以讓產(chǎn)品達(dá)到更輕薄的外型。FOPLP與FOWLP相比，成本優(yōu)勢(shì)使其成為近年備受關(guān)注的原因。FOPLP的技術(shù)研發(fā)提升了芯片效能及散熱性，同時(shí)達(dá)到芯片小型化及降低成本的市場(chǎng)需求。扇出型（Fan-out）WLP凸點(diǎn)間距與印刷線路板互聯(lián)的關(guān)系先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)2.晶圓級(jí)封裝（WLP-Waferlevelpackage）

2扇出型晶圓級(jí)封裝（Fan-outWLP）工藝技術(shù)目前，大多數(shù)Fan-outWLP采用芯片面向上及芯片面向下兩種工藝形式，見(jiàn)圖1~圖2所示。Fan-outWLP是采用晶圓級(jí)模塑技術(shù)，首先把測(cè)試合格的芯片嵌入粘接到人造塑料晶圓（重組晶圓）中，然后用模塑料對(duì)芯片以及周?chē)障哆M(jìn)行填充，在晶圓接觸焊盤(pán)區(qū)域上構(gòu)建互連扇出RDLs并安裝焊球進(jìn)行測(cè)試，最后將膜制芯片切割成各個(gè)封裝成品。Fan-inWLP的焊球數(shù)量及間距必須滿(mǎn)足芯片的尺寸要求，而Fan-outWLP可以扇出封裝面積，對(duì)焊球數(shù)量及間距沒(méi)有特別的限制，應(yīng)用更加廣泛，更具有優(yōu)勢(shì)：使用已知良好的芯片(KGD，kowngoodnessdie)更好的晶片級(jí)成品率多芯片組裝可以嵌入無(wú)源器件不止一個(gè)RDL（重新布線層）更高的引腳數(shù)（或芯片尺寸減?。└鼉?yōu)的熱性能更容易進(jìn)行SiP和3D集成電路封裝更高的PCB級(jí)可靠性圖1.Fan-outWLP（DieFace-Up）圖2.Fan-outWLP（DieFace-Down）先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)2.晶圓級(jí)封裝（WLP-Waferlevelpackage）

2扇出型晶圓級(jí)封裝（Fan-outWLP）工藝技術(shù)扇出式WLP可根據(jù)工藝過(guò)程分為芯片先上（DieFirst）和芯片后上（DieLast）,芯片先上工藝，簡(jiǎn)單地說(shuō)就是先把芯片放上，再做布線（RDL），芯片后上就是先做布線，測(cè)試合格的單元再把芯片放上去，芯片后上工藝的優(yōu)點(diǎn)就是可以提高合格芯片的利用率以提高成品率，但工藝相對(duì)復(fù)雜。eWLB就是典型的芯片先上的Fanout工藝，長(zhǎng)電科技星科金朋的Fan-out,安靠（Amkor）的葡萄牙工廠均采用的芯片先上的工藝。TSMC的INFO也是芯片先上的Fan-out產(chǎn)品。安靠和ASE也都有自己成熟的芯片后上的Fan-out工藝。扇入式WLP和扇出式WLP對(duì)比（底面）

先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)2.晶圓級(jí)封裝（WLP-Waferlevelpackage）

3扇出型面板級(jí)封裝（FOPLP）

扇出型面板級(jí)封裝（FOPLP）就是一種從晶圓和條帶級(jí)向更大尺寸面板級(jí)轉(zhuǎn)換的方案。由于其潛在的成本效益和更高的制造效率，吸引了市場(chǎng)的廣泛關(guān)注。由于面板的大尺寸和更高的載具使用率（95％），它還帶來(lái)了遠(yuǎn)高于晶圓級(jí)尺寸扇出型晶圓級(jí)封裝（FOWLP）的規(guī)模經(jīng)濟(jì)效益，并且能夠?qū)崿F(xiàn)大型封裝的批量生產(chǎn)。面板比圓形晶圓處理更多的封裝，從而降低了成本。例如，一個(gè)300mm的晶圓可以處理2,500個(gè)6mmx6mm的封裝，而600mmx600mm的面板可以容納12,000個(gè)封裝。具有（a）晶片形式和（b）面板形式的扇出包裝。資料來(lái)源：日月光FOPLP設(shè)備的封裝輪廓，其中（a）為頂視圖，（b）為橫截面圖。資料來(lái)源：ASE。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)2.晶圓級(jí)封裝（WLP-Waferlevelpackage）

3扇出型面板級(jí)封裝（FOPLP）

FOPLP作為先進(jìn)的封裝工藝，挑戰(zhàn)無(wú)處不在。翹曲、組裝精度、材料沖擊、芯片位移、標(biāo)準(zhǔn)化問(wèn)題、生產(chǎn)能力、設(shè)備投入開(kāi)發(fā)和投資回報(bào)率等等都是FOPLP面臨的挑戰(zhàn)。之所以FOPLP相對(duì)較FOWLP有更高的生產(chǎn)效益及成本競(jìng)爭(zhēng)力，是因?yàn)樯瘸鲂统掷m(xù)朝多芯片大封裝尺寸邁進(jìn)，而扇出型晶圓級(jí)制程面積使用率較低（晶圓面積使用率<85%，面板制程面積使用率>95%)，在加速生產(chǎn)周期及降低成本考慮下，封裝技術(shù)開(kāi)發(fā)方向已由FOWLP轉(zhuǎn)向可在比300毫米晶圓更大面積的面板(方形面積的載具)上進(jìn)行的FOPLP。目前分為兩大技術(shù)，一是采用FPD（flatpaneldisplay)制程設(shè)備為基礎(chǔ)；二是采用PCB載板制程為基礎(chǔ)。扇出型晶圓級(jí)封裝VS扇出型面板級(jí)封裝先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)2.晶圓級(jí)封裝（WLP-Waferlevelpackage）

3晶圓級(jí)封裝發(fā)展趨勢(shì)及可靠性目前WLP主要有兩個(gè)發(fā)展趨勢(shì)，F(xiàn)an-inWLP的I/O少、芯片尺寸小，所以主要是通過(guò)減少WLP的層數(shù)（RDLs）以降低工藝成本；Fan-outWLP則是能實(shí)現(xiàn)多方面的先進(jìn)封裝，通過(guò)一些新材料及工藝來(lái)降低厚度，提高I/O密度、節(jié)距、熱性能及參數(shù)性能。如何評(píng)價(jià)晶圓級(jí)封裝的可靠性，可以從器件可靠性及板級(jí)可靠性?xún)煞矫嫒胧?。?duì)于器件可靠性評(píng)價(jià)，應(yīng)重點(diǎn)檢查內(nèi)部結(jié)構(gòu)及工藝是否存在缺陷。由于晶圓級(jí)封裝器件內(nèi)部結(jié)構(gòu)復(fù)雜，具有更細(xì)連線和空間的RDL層（特征縮小到2μm及以下），因此對(duì)檢測(cè)人員及設(shè)備提出了更高的要求（需能夠發(fā)現(xiàn)微米級(jí)和亞微米級(jí)的缺陷），可以通過(guò)3D-Xay、聲學(xué)掃描顯微鏡檢查（不限于常規(guī)C掃描模式，應(yīng)采用B掃描、透射掃描等多種掃描方式相結(jié)合）、金相切片分析及玻璃鈍化層完整性檢查等技術(shù)手段進(jìn)行綜合評(píng)價(jià)，另外對(duì)于Fan-outWLP還需要進(jìn)行開(kāi)封后（化學(xué)腐蝕+激光刻蝕+定點(diǎn)研磨）的內(nèi)部檢查等。對(duì)于WLP的板級(jí)可靠性，由于WLP沒(méi)有倒裝器件互聯(lián)的底部填充工藝，所以器件中不同材料間熱膨脹系數(shù)（CTE）的失配導(dǎo)致焊球產(chǎn)生熱應(yīng)力和應(yīng)變，導(dǎo)致封裝實(shí)效。因此，可以通過(guò)熱沖擊、溫度循環(huán)、焊球剪切/拉脫強(qiáng)度、X射線檢查、染色滲透試驗(yàn)、金相切片分析等技術(shù)手段進(jìn)行評(píng)估。另外，晶圓級(jí)封裝器件主要應(yīng)用于手持電子設(shè)備，易出現(xiàn)跌落情況，從而引起內(nèi)部電路失效，如焊接點(diǎn)金屬間化合物界面處斷裂及芯片內(nèi)部互聯(lián)失效等，所以增加跌落及沖擊試驗(yàn)的評(píng)價(jià)，也是非常有必要的。扇出型封裝技術(shù)有三大特點(diǎn)，包括：體積更?。翰恍璺庋b基板，可達(dá)到薄型化封裝的需求;透過(guò)扇出型封裝，可將不同的芯片整合成單一的二維封裝體，達(dá)到體積薄型化的SiP(SysteminPackage)封裝技術(shù)，進(jìn)化了原本需要直通硅晶穿孔(TSV)將數(shù)顆芯片做垂直疊加封裝。效能更強(qiáng)：在相同的芯片尺寸下，可以做到范圍更廣、層數(shù)更多的重分布層(RedistributionLayer,RDL)，基于這樣的變化，芯片的引腳數(shù)I/O也就變得更多;各種不同功能的芯片透過(guò)RDL聯(lián)結(jié)的方式，整合在單一封裝體中，其功能性將更加強(qiáng)大。成本較低：采用此技術(shù)下所生產(chǎn)的封裝體，能夠大幅縮短繁復(fù)的制程，并減少材料，生產(chǎn)成本得以有效降低，達(dá)到低成本化的優(yōu)點(diǎn)。先進(jìn)封裝工藝集成電路封裝先進(jìn)封裝技術(shù)3.2.5D封裝

過(guò)往要將芯片整合在一起，往往采用像是PiP（PackageinPackage）封裝、PoP（PackageonPackage）封裝等。然而，隨著智能手機(jī)、IoT等應(yīng)用，不僅需要更高的性能，還要保持小體積、低功耗，在這樣的情況下，必須想辦法將更多的芯片堆積起來(lái)使體積再縮小，因此，目前封裝除了采用原有技術(shù)之外，也紛紛朝向立體封裝技術(shù)發(fā)展。立體封裝概略來(lái)說(shuō)，意即直接使用硅晶圓制作的「硅中介板」（Siliconinterposer），而不使用以