數(shù)字電子電路第二章

1．了解組合邏輯電路的一般分析方法和設(shè)計方法；2．了解編碼器、譯碼器典型集成電路的引腳功能和使用方法；3．了解數(shù)碼選擇器、數(shù)據(jù)分配器、加法器的基本原理和應(yīng)用；4．掌握半導(dǎo)體七段顯示數(shù)碼管的使用方法；5．能根據(jù)電路圖安裝表決器、數(shù)碼顯示器等組合邏輯電路?！?-1組合邏輯電路基礎(chǔ)知識一、什么是組合邏輯電路定義：由各種門電路組合而成的，它的某一時刻的輸出直接由該時刻的輸入狀態(tài)所決定，而與電路原來的狀態(tài)無關(guān)。在組合邏輯電路中，不存在輸出端到輸入端的反饋通路，也不存在電容等儲能元件。超市寄包裝置二、邏輯函數(shù)及其表示方法定義：對于某一實(shí)際問題的功能要求，如果以邏輯自變量（原因）作為輸入，以邏輯因變量（結(jié)果）作為輸出，那么當(dāng)輸入變量的取值確定后，輸出量便隨之而定，這種輸出與輸入之間的函數(shù)關(guān)系就稱為邏輯函數(shù)。1．真值表定義：用表格的形式表述輸入變量所有可能取值與相應(yīng)的輸出變量數(shù)值之間的對應(yīng)關(guān)系。開關(guān)控制電路ABCYABCY00001000001010110100110001111111開關(guān)控制電路真值表2．邏輯函數(shù)表達(dá)式定義：把輸出輸入之間的邏輯關(guān)系用與、或、非等運(yùn)算的組合形式表示出來，就得到邏輯表達(dá)式該電路的邏輯表達(dá)式為Y=（A+B）C3．邏輯圖定義：把邏輯函數(shù)中各變量之間的與、或、非等邏輯關(guān)系用相應(yīng)的邏輯門符號代替，畫出與邏輯函數(shù)對應(yīng)的圖形，稱為邏輯電路圖。開關(guān)控制電路的邏輯圖三、邏輯表達(dá)式的化簡邏輯表達(dá)式化簡的方法：公式法和卡諾圖法。1．邏輯代數(shù)的基本公式和定律名稱公式說明01律A·0=0，A+0=A變量與常數(shù)關(guān)系A(chǔ)·1=A，A+1=1交換律A·B=B·A，A+B=B+A與普通代數(shù)相似規(guī)律結(jié)合律A·(B·C)=(AB)·CA+(B+C)=(A+B)+C邏輯代數(shù)基本公式及定律名稱公式說明分配律A·(B+C)=AB+AC與普通代數(shù)相似規(guī)律A+BC=(A+B)(A+C)邏輯代數(shù)特殊的規(guī)律互補(bǔ)律，同一律，還原律德·摩根定理，求反運(yùn)算的規(guī)律常用公式消去含有另一項(xiàng)反變量的因子消去冗余項(xiàng)(即

)異或非等于同或續(xù)表2．邏輯表達(dá)式化簡舉例最終目標(biāo)：表達(dá)式所含乘積項(xiàng)數(shù)最少，且每個乘積項(xiàng)中所含的變量個數(shù)最少?！纠坷霉胶突?。和【例】利用消去多余的變量因子。

【例】利用消去多余的項(xiàng)。四、邏輯函數(shù)各種表示方式之間的轉(zhuǎn)換1．由邏輯表達(dá)式列寫真值表方法：將輸入的n變量的2n種取值按二進(jìn)制遞增規(guī)律列表，同時在相應(yīng)位置填入相應(yīng)函數(shù)值，便可得到函數(shù)的真值表。【例】：邏輯函數(shù)表達(dá)式ABCYABCY00001001001110100101110001101110真值表2．由真值表寫出邏輯表達(dá)式ABCYABCY00001001001110100101110001101110（1）找出真值表中所有Y=1的輸入變量組合：共三組（2）每組輸入變量的組合對應(yīng)一個乘積項(xiàng)（與關(guān)系），其中等于1者寫原變量，等于0者寫反變量：，，（3）將所有乘積項(xiàng)相加（或關(guān)系）即可得邏輯表達(dá)式：3．由邏輯表達(dá)式畫出邏輯圖方法：將邏輯表達(dá)式中各變量之間的與、或、非等邏輯關(guān)系用圖形符號表示出來，就可以畫出該邏輯表達(dá)式的邏輯圖。【例】：邏輯函數(shù)

邏輯圖4．由邏輯圖寫出邏輯表達(dá)式方法：從輸入端到輸出端逐級寫出每個圖形符號對應(yīng)的邏輯式，最后寫出輸出端的邏輯表達(dá)式。五、卡諾圖化簡法1．卡諾圖的構(gòu)成定義：將邏輯函數(shù)用方格圖來表示，卡諾圖中每一個小方格對應(yīng)邏輯函數(shù)的一個最小項(xiàng)。三變量的最小項(xiàng)及其編號卡諾圖a）二變量b）三變量c）四變量將n個變量的邏輯函數(shù)的2n各最小項(xiàng)，用小方格代表，并且按相鄰規(guī)則排列而成的圖形，稱為最小項(xiàng)卡諾圖，簡稱卡諾圖。

2．用卡諾圖表示邏輯函數(shù)方法：先將邏輯函數(shù)化為與或表達(dá)式，然后再卡諾圖中把每一個乘積項(xiàng)所包含的最小項(xiàng)都填上1，其余的填上0（或不填），便可得到該邏輯函數(shù)的卡諾圖?！纠慨嫵?/p>

的卡諾圖?？ㄖZ圖【例】畫出邏輯函數(shù)的卡諾圖?？ㄖZ圖3．用卡諾圖化簡邏輯函數(shù)【例】用卡諾圖化簡邏輯函數(shù)，合并相鄰最小項(xiàng)的方法分別如下圖a、b所示，試對兩種方法進(jìn)行比較?？ㄖZ圖a）不爭取b）正確【例】：用卡諾圖化簡邏輯函數(shù)，合并相鄰最小項(xiàng)方法分別如下圖所示，試寫出化簡結(jié)果，并作比較?？ㄖZ圖a）列圈b）行圈【例】用卡諾圖化簡邏輯函數(shù)卡諾圖解法一卡諾圖（包圍1）卡諾圖中兩邊與四角的邏輯相鄰關(guān)系可用圖加以形象化的說明。左右邏輯相鄰上下邏輯相鄰四角邏輯相鄰§2-2組合邏輯電路的分析與設(shè)計一、組合邏輯電路的分析分析步驟：【例】分析下圖所示邏輯電路的功能。（1）由邏輯圖寫出邏輯表達(dá)式，并化簡：，，，，（2）列出真值表。（3）確定邏輯功能。由邏輯表達(dá)式和真值表可判斷該電路具有異或功能。ABY000011101110真值表【例】：分析下圖所示邏輯電路的功能?！纠浚悍治鱿聢D所示邏輯電路的功能。（1）由邏輯圖寫出邏輯表達(dá)式，并化簡。（2）列出真值表。（3）確定邏輯功能。由真值表可知，只有當(dāng)ABC全為0或全為1時，輸出Y才為0，否則為1。所以該電路稱為“判一致電路”，可用于判斷3個輸入端信號是否一致。ABCY00000011010101111001101111011110真值表二、組合邏輯電路的設(shè)計【例】：交叉路口的信號燈有紅、黃、綠三色，正常工作時，應(yīng)該只能有一燈亮，其他情況均屬電路故障。試用與非門組成故障報警電路。解：設(shè)燈亮用1表示，燈滅用0表示；報警狀態(tài)用1表示，正常工作用0表示；紅、黃、綠三燈分別用A、B、C表示，電路輸出用Y表示。（1）按題意列出真值表。ABCY

00010010010001111000101111011111真值表（2）根據(jù)真值表畫出卡諾圖并化簡，可得邏輯表達(dá)式卡諾圖（3）由邏輯表達(dá)式畫出邏輯圖。邏輯圖【例】鐵路列車有特快、直快和普客等不同類型，過站的優(yōu)先順序?yàn)椋禾乜臁笨臁湛?。在?jīng)過車站時，同一時間內(nèi)只給出一個開車信號，即只允許一趟列車開動。試用與非門組成開車信號控制電路。解：設(shè)特快、直快、普客列車分別用A、B、C表示，電路輸出分別用YA、YB、YC表示。（1）按題意列出真值表。ABCYAYBYC000000001001010010011010100100101100110100111100真值表（2）由真值表寫出邏輯表達(dá)式，化簡得：，，（3）由邏輯表達(dá)式畫出邏輯圖?！?-3編碼器a）b）單片機(jī)矩陣式鍵盤a)實(shí)物圖b)電路圖銀行叫號機(jī)一、二進(jìn)制編碼器定義：用二進(jìn)制代碼表示某種信號的電路。1．三位二進(jìn)制編碼器包含：8個輸入端3個輸出端。輸入輸出I7I6I5I4I3I2I1I0Y2Y1Y000000010000000001001000001000100000100001100010000100001000001010100000011010000000111三位二進(jìn)制編碼表由真值表寫出各輸出的邏輯表達(dá)式為：根據(jù)邏輯表達(dá)式可以畫出或門組成的三位二進(jìn)制編碼器。三位二進(jìn)制編碼器邏輯圖a)簡化圖b)邏輯圖如果要求用與非門組成三位二進(jìn)制編碼器，試寫出相應(yīng)的邏輯表達(dá)式，畫出邏輯圖。2．優(yōu)先編碼器集成8線―3線優(yōu)先編碼器74LS148a)實(shí)物圖b)引腳排列集成8線―3線優(yōu)先編碼器的真值表當(dāng)，、3．編碼器的級聯(lián)8線―3線擴(kuò)展為16線―4線優(yōu)先編碼器二、二—十進(jìn)制編碼器定義：將十進(jìn)制數(shù)字0～9編成二進(jìn)制代碼的電路，也稱為8421BCD碼編碼器。輸入是需要編碼的十進(jìn)制數(shù)字，輸出是相應(yīng)的二進(jìn)制代碼。。十進(jìn)制數(shù)輸入輸出Y3Y2Y1Y00I000001I100012I200103I300114I401005I501016I601107I701118I810009I910018421BCD碼編碼表根據(jù)真值表可以讀出邏輯表達(dá)式：根據(jù)上述邏輯表達(dá)式可以直接畫出邏輯圖。I1~I9均為0時，電路輸出就是I0的編碼。8421BCD編碼邏輯電路§2-4譯碼器和顯示器譯碼定義：把某種輸入代碼轉(zhuǎn)換成相應(yīng)信號的過程。譯碼器定義：能實(shí)現(xiàn)譯碼功能的電路，又稱解碼器。電子記分牌、列車時刻表一、二進(jìn)制譯碼器定義：將輸入二進(jìn)制代碼轉(zhuǎn)換成相應(yīng)信號的電路。

74LS138譯碼器a)實(shí)物圖b)引腳排列圖74LS138譯碼器的功能表74LS138功能測試1．用Multisim仿真軟件建立如圖所示74LS138的實(shí)驗(yàn)電路。2．將數(shù)字信號發(fā)生器XWG1的三個輸出端接入74LS138的A、B、C輸入端，設(shè)置其為000～111由小到大的順序循環(huán)輸出。數(shù)字信號發(fā)生器XWG1的設(shè)置3．按下仿真開關(guān)進(jìn)行動態(tài)分析，雙擊邏輯分析儀XLA1兩板，即可得到輸出信號波形。二、二—十進(jìn)制譯碼器定義：將二—十進(jìn)制代碼翻譯成十進(jìn)制數(shù)碼0～9的電路。

8421BCD譯碼器74LS42a)實(shí)物圖b)引腳排列

421BCD譯碼器74LS42真值表三、數(shù)碼顯示器定義：用以顯示數(shù)字和字符的電子器件。

七段半導(dǎo)體數(shù)碼顯示器a)筆畫圖b)七段顯示數(shù)據(jù)接法分類：共陽極和共陰極兩種。數(shù)碼管的兩種接法a)共陽極b)共陰極BS202數(shù)碼管a)實(shí)物圖b)引腳排列四、顯示譯碼器作用：將輸入端的8421二—十進(jìn)制代碼譯成數(shù)碼管的字段信號，以驅(qū)動數(shù)碼管，顯示出相應(yīng)的十進(jìn)制數(shù)碼。

CC4511七段顯示譯碼器a)實(shí)物圖b)引腳排列CC4511七段顯示譯碼器的功能表續(xù)表續(xù)表§2-5數(shù)據(jù)選擇器和分配器郵件的傳送數(shù)據(jù)的傳送一、數(shù)據(jù)選擇器功能：在選擇輸入（又稱地址輸入）信號的作用下，能從多路輸入數(shù)據(jù)中選擇其中一路并將其傳送至公共輸出端。

數(shù)據(jù)選擇器數(shù)據(jù)輸出1．4選1數(shù)據(jù)選擇器74LS1534選1數(shù)據(jù)選擇器a)外形圖b)引腳排列使能端選擇輸入（輸入地址）輸出YA1A01××0000D0001D1010D2011D374LS153數(shù)據(jù)選擇器的功能表2．8選1數(shù)據(jù)選擇器74LS1518選1數(shù)據(jù)選擇器a)外形圖b)引腳排列

74LS151數(shù)據(jù)選擇器的功能表3．?dāng)?shù)據(jù)選擇器的擴(kuò)展兩片74LS151組成的16選1數(shù)據(jù)選擇器的邏輯圖4．用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)【例】用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)邏輯函數(shù)：（1）解法11）列出邏輯函數(shù)的真值表。輸入輸出ABCF00000011010101111001101111011110的真值表2）將輸入變量接至數(shù)據(jù)選擇器的地址輸入端，輸出變量接至數(shù)據(jù)輸出器的輸出端。將真值表中F取值為1的最小項(xiàng)所對應(yīng)的數(shù)據(jù)輸入端接1，F(xiàn)取值為0的最小項(xiàng)所對應(yīng)的數(shù)據(jù)輸入端接0，即D0、D7接0，其余接1。3）畫出邏輯圖。8選1數(shù)據(jù)選擇器實(shí)現(xiàn)的邏輯圖（2）解法2將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式直接可畫出邏輯圖。二、數(shù)據(jù)分配器又稱多路解調(diào)器或反向多路開關(guān)。功能：根據(jù)地址選擇信號將一路輸入數(shù)據(jù)傳送到多路設(shè)備的某一輸出端。

數(shù)據(jù)分配器示意圖數(shù)據(jù)分配器實(shí)質(zhì)上就是譯碼器。74LS139譯碼器a)實(shí)物圖b)引腳排列

輸入數(shù)據(jù)地址輸入輸出A1A01××1111000111000111010101011011011174LS139功能表74LS139構(gòu)成的雙4路分配器§2-6加法器一、半加器一位二進(jìn)制數(shù)的加法運(yùn)算如下：“半加”定義：上列算式所示為只有兩個1位二進(jìn)制數(shù)相加而無低位進(jìn)位的加法。半加器定義：能夠?qū)崿F(xiàn)半加功能的邏輯電路。輸入輸出加數(shù)和進(jìn)位ABSC0000011010101101半加器真值表由真值表可得邏輯表達(dá)式：用與非門組成的半加器a)邏輯圖b)邏輯符號二、全加器“全加”定義：在兩個1位二進(jìn)制數(shù)相加的同時，還要加上低位送來的進(jìn)位。全加器定義：能夠?qū)崿F(xiàn)全加運(yùn)算的邏輯電路。全加器的邏輯符號輸入輸出加數(shù)從低位來的進(jìn)位和向相鄰高位的進(jìn)位數(shù)AiBiCi-1SiCi0000000110010100110110010101011100111111全加器的真值表三、多位加法器1．串行進(jìn)位加法器四個2位全加器構(gòu)成的二進(jìn)制加法器2．超前進(jìn)位加法器74LS283加法器a)實(shí)物圖b)引腳排列

74LS283的級聯(lián)§2-7數(shù)值比較器數(shù)值比較器定義：是對兩個位數(shù)相同的二進(jìn)制數(shù)A和B進(jìn)行數(shù)值比較以判定其大小的電路。中斷優(yōu)先判別電路框圖一、一位數(shù)值比較器當(dāng)A和B都是一位數(shù)時，它們只有0或1兩種取值，由此可寫出一位數(shù)值比較器的真值表。輸入輸出ABYA>BYA<BYA=B00001010101010011001一位數(shù)值比較器的真值表由真值表可得邏輯表達(dá)式：由邏輯表達(dá)式可畫出邏輯圖。二、多位集成數(shù)值比較器74LS85四位二進(jìn)制數(shù)值比較器a)實(shí)物圖b)引腳排列c)邏輯符號比較輸入級聯(lián)輸入輸出A3B3A2B2A1B1A0B0IA>BIA<BIA=BYA>BYA<BYA=BA3>B3××××××100A3<B3××××××010A3=B3A2>B2×××××100A3=B3A2<B2×××××010A3=B3A2=B2A1>B1××××100A3=B3A2=B2A1<B1××××010A3=B3A2=B2A1=B1A0>B0×××100A3=B3A2=B2A1=B1A0<B0×××010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=