《微機(jī)原理與接口》第13章先進(jìn)微處理器介紹

《微機(jī)原理與接口技術(shù)》

主講易凡

wdyifan@163.com

武漢大學(xué)物理學(xué)院電子科學(xué)與技術(shù)系第十三章

先進(jìn)微處理器介紹

x86前x86架構(gòu)4位處理器

4004、40408位處理器

8008、8080、8085IA-16

8086、8088、80286IA-32Pentium前

80386、80486Pentium早期架構(gòu)

Pentium、PentiumMMXP6架構(gòu)

PentiumPro、PentiumII、PentiumIII、PentiumII/IIIXeon/CeleronNetBurst架構(gòu)

Pentium4、PentiumD、PentiumExtremeEdition、Xeon其中PentiumD和PentiumExtremeEdition支持Dual-Core技術(shù)、ExtendedMemory64Technology(EM64T），PentiumExtremeEdition還支持Hyper-Threading(HT)技術(shù)13.1Intel微處理器家族發(fā)展概述13.1Intel微處理器家族發(fā)展概述（續(xù)）提高芯片內(nèi)部時(shí)鐘頻率使操作速度加快，這將受到微電子工藝及芯片功耗的限制。增加數(shù)據(jù)總線寬度，提高數(shù)據(jù)路徑的流量，這將要求芯片集成度提高、封裝引腳增多。微體系結(jié)構(gòu)中采用新技術(shù)，使更多的指令在同一時(shí)刻并行執(zhí)行（提高指令執(zhí)行并行性ILP），這是最重要的一點(diǎn)，這將要求芯片有更高的集成度以及新的設(shè)計(jì)思想。提高微處理器性能有三個(gè)途徑：13.1Intel微處理器家族發(fā)展概述（續(xù)）采用超級(jí)流水線(Super-pipeline):

將指令的執(zhí)行分解成小的步驟(級(jí)),不同指令中不同步驟可并行操作。級(jí)數(shù)分的多，并行執(zhí)行的指令也多。超級(jí)流水線指的是多級(jí)數(shù)的流水線(如8級(jí)以上)。采用超標(biāo)量(Super-Scalar):片內(nèi)設(shè)置多重功能相同的部件，為指令并行執(zhí)行提供硬件基礎(chǔ)。提高處理器指令執(zhí)行并行性（ILP）有兩種方法：13.2奔騰Pentium微處理器第一代奔騰微處理器采用0.8微米工藝，集成度310萬(wàn)晶體管，工作頻率66MHz，指令與486兼容，性能比486大大提高，是Inter芯片技術(shù)發(fā)展中的里程碑。哈佛結(jié)構(gòu)，有分開(kāi)的指令Cache與數(shù)據(jù)Cache,各8KB容量。與80x86系列微處理器兼容；有64位數(shù)據(jù)總線、32位地址總線，尋址空間4GB；RISC型超標(biāo)量結(jié)構(gòu)

-兩個(gè)5級(jí)整數(shù)指令流水線，一個(gè)8級(jí)浮點(diǎn)流水線。具有超級(jí)流水線技術(shù)的高性能浮點(diǎn)運(yùn)算器；獨(dú)立的兩條整數(shù)執(zhí)行流水線，U與V，在一時(shí)鐘周期內(nèi)可以發(fā)射兩條整數(shù)指令去執(zhí)行。Pentium微處理器的結(jié)構(gòu)特點(diǎn)數(shù)據(jù)-代碼分離式高速緩存，符合MESI協(xié)議；增強(qiáng)的錯(cuò)誤檢測(cè)和報(bào)告功能；利用片上分支目標(biāo)緩沖器提高分支指令預(yù)測(cè)準(zhǔn)確性。常用的指令不采用微程序設(shè)計(jì)，而改用硬件實(shí)現(xiàn)。支持64位外部數(shù)據(jù)總線突發(fā)傳輸方式通過(guò)APIC總線支持多處理器系統(tǒng)Pentium微處理器的結(jié)構(gòu)特點(diǎn)（續(xù)）Pentium微處理器內(nèi)部結(jié)構(gòu)分支目標(biāo)緩沖器

代碼Cache8KBTLB指令指針預(yù)取緩沖存儲(chǔ)器指令譯碼部件256位總線接口部件分頁(yè)部件64位數(shù)據(jù)總線預(yù)取地址32位地址總線控制控制部件地址生成（U流水線）地址生成（V流水線）控制ROMALU（U流水線）ALU（V流水線）整數(shù)寄存器組桶形移位器數(shù)據(jù)Cache8KBTLB浮點(diǎn)部件控制寄存器組加法器除法器乘法器80位80位分支檢測(cè)和目標(biāo)地址64位數(shù)據(jù)總線32位地址總線32位32位32位32位32位32位①②③④⑤①=指令預(yù)?。≒F）②=首次譯碼（D1）③=二次譯碼（D2）④=指令執(zhí)行（EX）⑤=寫(xiě)回R（WB）I1I3I5I7I2I4I6I8PFI1I3I5I7I2I4I6I8I1I3I5I7I2I4I6I8I1I3I5I7I2I4I6I8I1I3I5I7I2I4I6I8D1D2EXWB流水線和指令執(zhí)行順序：流水線和指令執(zhí)行順序：奔騰為超標(biāo)量結(jié)構(gòu)，兩條五級(jí)流水線(U、V)，可同時(shí)發(fā)射兩條配對(duì)指令。U可執(zhí)行X86任何指令，V執(zhí)行“簡(jiǎn)單”指令。5級(jí)流水線分為：指令預(yù)?。≒F）首次譯碼（D1）二次譯碼（D2）指令執(zhí)行（EX）寫(xiě)回R（WB）流水線和指令執(zhí)行順序：預(yù)取指令級(jí)PF：從片內(nèi)I-Cache取指令，有兩個(gè)預(yù)取緩沖器，與分支目標(biāo)緩沖器BTB協(xié)作，一個(gè)預(yù)取緩沖按順序取指，另一個(gè)按轉(zhuǎn)移指令目標(biāo)預(yù)取，分支預(yù)測(cè)有結(jié)果后不管執(zhí)行哪個(gè)指令流，均已預(yù)取好了。指令譯碼級(jí)D1：兩個(gè)并行的指令譯碼器，依“指令配對(duì)法則”決定發(fā)射一條指令還是二條指令。譯碼級(jí)D2：進(jìn)行操作數(shù)地址計(jì)算，有專(zhuān)門(mén)地址生成部件。執(zhí)行級(jí)EX：做AUL及訪問(wèn)數(shù)據(jù)Cache的操作，復(fù)雜指令執(zhí)行高效微碼操作，比486快。操作結(jié)果回寫(xiě)級(jí)WB：回寫(xiě)操作結(jié)果，修改狀態(tài)，完成執(zhí)行。指令配對(duì)法則：兩條流水線可以同時(shí)執(zhí)行兩條指令，但指令要滿足一定配對(duì)規(guī)則。兩條指令必須是“簡(jiǎn)單”指令，硬線邏輯而不是微碼實(shí)現(xiàn)，單周期執(zhí)行，“簡(jiǎn)單”指令有規(guī)定。指令要在I－Cache中。成對(duì)指令無(wú)寄存器數(shù)據(jù)相關(guān):

如：MOVeax,8與MOVeax,ebx為輸出相關(guān)；

MOVeax,8與MOVebx,eax為指令流相關(guān)。指令中不能同時(shí)包含偏移量與立即數(shù)，等等。轉(zhuǎn)移（分支）預(yù)測(cè)：設(shè)兩個(gè)預(yù)測(cè)緩沖器，一個(gè)按順序預(yù)取，一個(gè)按轉(zhuǎn)移目標(biāo)預(yù)取，不管轉(zhuǎn)移與否，取指工作均準(zhǔn)備好。設(shè)一個(gè)“分支目標(biāo)緩沖器”（BTB），有256項(xiàng)。記錄過(guò)去已執(zhí)行過(guò)的轉(zhuǎn)移指令的目標(biāo)地址，還有2位標(biāo)記，記錄歷史轉(zhuǎn)移情況。2位歷史記錄標(biāo)記表示4種情況：

“強(qiáng)轉(zhuǎn)移”、“弱轉(zhuǎn)移”、“弱不轉(zhuǎn)移”、“強(qiáng)不轉(zhuǎn)移”流水線執(zhí)行過(guò)程中，條件轉(zhuǎn)移指令的條件形成前，下條是執(zhí)行轉(zhuǎn)移目標(biāo)指令還是順序執(zhí)行是個(gè)問(wèn)題。Pentium的工作模式實(shí)地址模式與8086/8088兼容，但可以處理32位數(shù)據(jù)1MB內(nèi)存空間，分段管理，所有程序全在0(核心)級(jí)MS-DOS運(yùn)行在此模式下，PC機(jī)開(kāi)機(jī)首先進(jìn)入的也是該模式對(duì)內(nèi)存和程序甚至操作系統(tǒng)沒(méi)有任何保護(hù)能力保護(hù)模式支持多任務(wù)操作，并保護(hù)每個(gè)任務(wù)的數(shù)據(jù)和程序存儲(chǔ)器采用虛擬地址空間、線性地址空間和物理地址空間三種方式來(lái)描述，具有存儲(chǔ)保護(hù)功能虛擬地址空間64TB（246）4級(jí)管理，可以使用分頁(yè)或分段技術(shù)管理內(nèi)存Windows、Linux操作系統(tǒng)均運(yùn)行在該模式下虛擬8086模式（V86模式）系統(tǒng)管理（SMM）模式為操作系統(tǒng)和正在運(yùn)行的應(yīng)用程序提供透明的電源管理和系統(tǒng)安全平臺(tái)功能進(jìn)入本模式系統(tǒng)將轉(zhuǎn)到一個(gè)獨(dú)立的地址空間運(yùn)行，并保存當(dāng)前程序或任務(wù)的基本環(huán)境在保護(hù)模式下可以同時(shí)模擬多個(gè)8086處理器的工作比較項(xiàng)目實(shí)地址模式虛擬8086模式內(nèi)存管理分段管理既分段又分頁(yè)存儲(chǔ)空間1MB每個(gè)8086程序任務(wù)尋址1MB，總尋址空間4GB多任務(wù)不支持支持，虛擬8086模式是Pentium保護(hù)模式中多任務(wù)的一個(gè)任務(wù)工作模式的轉(zhuǎn)換實(shí)地址模式CPU復(fù)位SMM模式保護(hù)模式虛擬8086模式CR0.PE=1CR0.PE=0RSM指令中斷SMI#RSM指令SMI#是外部系統(tǒng)管理中斷引腳來(lái)的信號(hào)RSM指令是從系統(tǒng)管理中斷服務(wù)程序中返回的指令中斷返回任務(wù)切換(修改EFLAG中的VM位）SMI#SMI#RSM指令Pentium~Pentium4的寄存器基本寄存器系統(tǒng)級(jí)寄存器調(diào)試與測(cè)試寄存器浮點(diǎn)寄存器通用寄存器指令指針寄存器標(biāo)志寄存器段寄存器控制寄存器系統(tǒng)地址寄存器數(shù)據(jù)寄存器地址指針寄存器變址寄存器AHALBHBLCHCL

DHDLSPBPDISI32位通用寄存器16位AX、BX、CX、DX、SP、BP、DI、SI分別是EAX、EBX、ECX、EDX、ESP、EBP、EDI、ESI的低16位AL、BL、CL、DL分別是AX、BX、CX、DX的低八位AH、BH、CH、DH分別是AX、BX、CX、DX的高八位高16位擴(kuò)展16位名稱(chēng)32位名稱(chēng)AXEAX累加器BXEBX基址指針CXECX計(jì)數(shù)DXEDX數(shù)據(jù)BPEBP堆棧指針DIEDI目的變址SIESI源變址通用寄存器（續(xù)）EAX累加器存放操作數(shù)和結(jié)果，乘除運(yùn)算、I/O指令中特指EBX基址寄存器查表轉(zhuǎn)換和間接尋址時(shí)存放基址ECX計(jì)數(shù)寄存器串操作和循環(huán)中做計(jì)數(shù)EDX數(shù)據(jù)寄存器乘除運(yùn)算、I/O指令中特指可以32位、16位或8位形式訪問(wèn)，例如，EAX可使用16位的AX，也可以使用8位的AH、AL通用寄存器（續(xù)）ESP堆棧指針寄存器，存放棧頂?shù)刂稥BP基址指針寄存器，存放棧段基地址ESI源變址寄存器EDI目的變址寄存器存放地址的偏移量，也可存放操作數(shù)；只能以32位或16位為單位訪問(wèn)如：ESI可以使用16位的SI段寄存器CS代碼段寄存器DS數(shù)據(jù)段寄存器SS堆棧段寄存器ES附加段寄存器FS、GS附加段寄存器段寄存器均為16位的寄存器用于存儲(chǔ)器尋址，存放段的開(kāi)始地址FS、GS是80386以后添加的，CS、DS、SS、ES是從8088繼承的……堆棧段數(shù)據(jù)段附加段代碼段……指令指針寄存器EIP指令指針寄存器：即程序計(jì)數(shù)器，指向下一條指令在代碼段中的偏移量16位的IP高16位擴(kuò)展32位指令指針寄存器EIPEFLAGS標(biāo)志寄存器（程序狀態(tài)字寄存器PSW）：記錄系統(tǒng)運(yùn)行中的各種狀態(tài)和信息。由各種標(biāo)志位構(gòu)成，反映運(yùn)算后的結(jié)果特征，將影響某些指令（如條件轉(zhuǎn)移指令）的執(zhí)行。標(biāo)志寄存器8086/8088程序狀態(tài)寄存器（標(biāo)志寄存器）b15b14b13b12b11b10b9b8b7b6b5b4b3b2b1b0OFDFIFTFSFZFAFPFCF符號(hào)名稱(chēng)值為“1”的條件CF進(jìn)位標(biāo)志加/減法時(shí)產(chǎn)生進(jìn)位/借位OF溢出標(biāo)志運(yùn)算結(jié)果超出有符號(hào)整數(shù)能表示的范圍ZF零標(biāo)志運(yùn)算結(jié)果為0時(shí)SF符號(hào)標(biāo)志運(yùn)算結(jié)果的最高位為“1”時(shí)AF輔助進(jìn)位標(biāo)志運(yùn)算時(shí)半字節(jié)（b3）產(chǎn)生進(jìn)位/借位PF奇偶標(biāo)志操作結(jié)果低8位為“1”的位數(shù)為偶數(shù)時(shí)DF

方向標(biāo)志串操作中地址指針向低地址方向移動(dòng)IF中斷允許標(biāo)志允許CPU響應(yīng)可屏蔽中斷請(qǐng)求時(shí)TF跟蹤標(biāo)志CPU處于單步執(zhí)行的工作方式這部分同8088OF31……222120191817161514131211109876543210DFIFTFSFZFAFCFPFIOPLNTRFVMACVIFVIPID保留Pentium4標(biāo)志寄存器符號(hào)名稱(chēng)值為“1”的條件IOPLI/O特權(quán)位其值表示該任務(wù)使用的I/O操作的特權(quán)級(jí)00為最高的核心級(jí)，11是最低的用戶級(jí)NT嵌套標(biāo)志當(dāng)前任務(wù)嵌套在另一個(gè)任務(wù)中時(shí)RF恢復(fù)標(biāo)志DBUG調(diào)試時(shí)忽略下一條指令遇到的斷點(diǎn)VM虛擬8086模式保護(hù)模式進(jìn)入到虛擬8086模式AC對(duì)齊檢查當(dāng)有數(shù)據(jù)訪問(wèn)出現(xiàn)對(duì)其故障的時(shí)候VIF虛擬中斷位允許V86擴(kuò)展或允許保護(hù)模式虛擬中斷VIP

虛擬中斷掛起位虛擬中斷被掛起ID標(biāo)識(shí)位對(duì)它的讀寫(xiě)表明處理器支持CPUID控制寄存器311211430PWTPCD頁(yè)目錄基地址寄存器CR3頁(yè)故障線性地址寄存器CR2310保留CR1WP313029181716543210NEETPEMPNWCDPGCR0310EMTSAMPGEPCE83176543210MCEPAEPSEDETSDVMEPVI保留，缺省為全0CR4寫(xiě)保護(hù)定位屏蔽允許分頁(yè)禁止Cache不寫(xiě)貫穿保護(hù)模式允許浮點(diǎn)協(xié)處理器監(jiān)控模擬浮點(diǎn)協(xié)處理器任務(wù)切換處理器擴(kuò)展類(lèi)型數(shù)值異常WP313029181716543210NEETPEMPNWCDPGCR0EMTSAMCR0是在以前286MSW（機(jī)器狀態(tài)字）基礎(chǔ)上擴(kuò)展來(lái)的，可在核心級(jí)中用”MOVEAX,CR0/MOVCR0,EAX”指令來(lái)讀取和寫(xiě)入。CR0禁止Cache頁(yè)面寫(xiě)貫穿311211430PWTPCD頁(yè)目錄基地址寄存器CR3CR3性能計(jì)數(shù)器允許頁(yè)全局允許允許機(jī)器檢查物理地址擴(kuò)展頁(yè)大小擴(kuò)展位調(diào)試擴(kuò)充位禁止定時(shí)標(biāo)志保護(hù)模式虛擬中斷虛擬8086模式擴(kuò)展PGEPCE83176543210MCEPAEPSEDETSDVMEPVI保留，缺省為全0CR4CR4系統(tǒng)地址寄存器GDTR—48位的全局描述符表寄存器全局描述符表32位線性地址16位界限值

IDTR—48位的中斷描述符表寄存器中斷描述符表32位線性地址16位界限值

TR—16位的任務(wù)狀態(tài)段寄存器TSS的16位選擇字

LDTR—16位的局部描述符選擇字寄存器LDT的16位選擇字當(dāng)機(jī)器復(fù)位的時(shí)候CS=FFFFH，EIP,DS,ES,SS,FS,GS以及EFLAGS寄存器被清零。因?yàn)閺?fù)位之后CS:EIP=FFFF:00000000，因此機(jī)器復(fù)位或開(kāi)機(jī)后，都會(huì)自動(dòng)從這個(gè)地址開(kāi)始取指令，這里應(yīng)該是BIOS的第一條指令。33Pentium的基本數(shù)據(jù)類(lèi)型Pentium~Pentium4的存儲(chǔ)器管理存儲(chǔ)單元的地址和內(nèi)容以字節(jié)為單位編址，即一個(gè)字節(jié)數(shù)據(jù)占一個(gè)存儲(chǔ)單元。以字、雙字、四字、雙四字為單位存儲(chǔ)數(shù)據(jù)時(shí)，分別占相鄰2個(gè)、4個(gè)、8個(gè)、16個(gè)字節(jié)單元。高8位存放在高地址字節(jié)，低8位存放在低地址字節(jié),高位字存放在高地址區(qū)，低位字存放在低地址區(qū)。字、雙字、四字、雙四字單元的地址由其最低字節(jié)的地址來(lái)表示。字、雙字、四字、雙四字的地址一般采用邊界對(duì)齊，即它們地址分別是偶數(shù)地址，4的倍數(shù)、8的倍數(shù)和16的倍數(shù)。如果邊界不對(duì)齊，Pentium會(huì)采用兩個(gè)總線周期來(lái)完成操作，或直接報(bào)錯(cuò)，如果邊界對(duì)齊，則只用一個(gè)總線周期完成操作。存儲(chǔ)單元的地址和內(nèi)容12H34H56H78H9AHBCHDEHFFH0000H0001H0002H0003H0004H0005H0006H0007H在0000H地址上：字節(jié)數(shù)據(jù)是12H字?jǐn)?shù)據(jù)是3412H雙字?jǐn)?shù)據(jù)是78563412H四字?jǐn)?shù)據(jù)是FFDEBC9A78563412H實(shí)模式存儲(chǔ)器尋址存儲(chǔ)器地址的分段解決16位寄存器表示20位地址的問(wèn)題段是最大長(zhǎng)度為64KB的連續(xù)的內(nèi)存儲(chǔ)器塊20位的段的起始地址（段首址）低4位必須為0物理地址每個(gè)存儲(chǔ)單元的20位實(shí)際地址，有唯一性，訪問(wèn)主存時(shí)必須用物理地址邏輯地址每個(gè)存儲(chǔ)單元的地址用兩部分表示：段基址（段首址的高16位）偏移量（段內(nèi)某單元相對(duì)段首址的地址差，也稱(chēng)為有效地址EA）在此模式下，Pentium可以理解成是一個(gè)可處理32位數(shù)據(jù)的高速的8086。16位段地址16位段內(nèi)偏移:6417H∶0100H6417H×10H+0100H=64170H+0100H=64270H幾個(gè)不同的段物理地址上是可重疊的

物理地址=段基址×16+偏移量書(shū)寫(xiě)形式：段基址：偏移量16位段地址16位段內(nèi)偏移（左移四位）+20位物理地址=000013.2奔騰Pentium微處理器第一代奔騰微處理器采用0.8微米工藝，集成度310萬(wàn)晶體管，工作頻率66MHz，指令與486兼容，性能比486大大提高，是Inter芯片技術(shù)發(fā)展中的里程碑。高能奔騰(PentiumPro)處理器為第二代奔騰處理器，俗稱(chēng)P6。采用IA－32體系結(jié)構(gòu)，新的內(nèi)部操作方式，性能大大提高。采用0.6微米工藝，集成度共2100萬(wàn)晶體管:（

p：550萬(wàn)，L2：1550萬(wàn)）,雙穴封裝。

p-cache總線連接在封裝內(nèi)部實(shí)現(xiàn)，數(shù)據(jù)傳輸率接近內(nèi)核頻寬。13.3Pentium系列處理器的新技術(shù)高能奔騰(PentiumPro)處理器為第二代奔騰處理器采用RISC的設(shè)計(jì)思想：(ReducedInstructionSetComputer）將X86指令轉(zhuǎn)換成多個(gè)易執(zhí)行的微操作(

ops),為3操作數(shù)格式，對(duì)程序員透明，與X86指令兼容。超級(jí)流水線與超標(biāo)量采用12級(jí)流水線，每級(jí)操作簡(jiǎn)化，執(zhí)行時(shí)間短，增加

ops執(zhí)行的并行性，總體提高指令執(zhí)行速度。采用超標(biāo)量技術(shù)內(nèi)部有多重可并行操作的執(zhí)行部件，實(shí)現(xiàn)每個(gè)時(shí)鐘周期完成二條指令操作。P6架構(gòu)使用的技術(shù)采用12級(jí)3流水超標(biāo)量結(jié)構(gòu)多路分支預(yù)測(cè)允許程序的幾個(gè)分支流向同時(shí)在處理器中執(zhí)行PentiumII北橋內(nèi)存FSB前端總線L2Cache后端總線推測(cè)執(zhí)行在多分支與亂序執(zhí)行后，按原指令順序整理結(jié)果雙獨(dú)立總線結(jié)構(gòu)后端總線連接到L2Cache上，或連接L3Cache前端總線FSB主要負(fù)責(zé)主存儲(chǔ)器的信息傳送操作動(dòng)態(tài)數(shù)據(jù)流分析處理器分析幾條指令的數(shù)據(jù)相關(guān)性和資源可用性以優(yōu)化的執(zhí)行順序高效地亂序執(zhí)行這些指令NetBurst架構(gòu)使用的技術(shù)采用IntelNetBurst微內(nèi)核結(jié)構(gòu)超級(jí)管道技術(shù)增加了144條SSE2指令和13條SSE3指令簡(jiǎn)單ALU運(yùn)行在2倍的處理器核心頻率Quad-Pumping數(shù)據(jù)傳輸技術(shù)使前端總線達(dá)800MHz

3級(jí)Cache16KB數(shù)據(jù)和12KB執(zhí)行跟蹤L1Cache1MB或512KB的L2AdvancedTransferCache2MBL3Cache高級(jí)動(dòng)態(tài)執(zhí)行技術(shù)改進(jìn)了分支預(yù)測(cè)算法，有效降低了失誤預(yù)測(cè)率超線程(Hyper-Threading,HT)技術(shù)允許物理上單個(gè)的處理器采用共享執(zhí)行資源的方法同時(shí)執(zhí)行兩個(gè)或更多的分離的代碼流（線程）結(jié)構(gòu)上HT技術(shù)由單處理器上的2個(gè)或者多個(gè)邏輯處理器組成，每個(gè)邏輯處理器都有自己的IA-32結(jié)構(gòu)狀態(tài)每個(gè)邏輯處理器都有自己的IA-32通用寄存器、段寄存器、控制寄存器、調(diào)試寄存器等邏輯處理器共享的資源包括執(zhí)行引擎和系統(tǒng)總線接口雙核(Dual-Core)技術(shù)通過(guò)在一個(gè)物理封裝中包含兩個(gè)分離的執(zhí)行核來(lái)提供硬件多線程能力結(jié)構(gòu)上有支持HT技術(shù)的和不支持HT技術(shù)的雙核結(jié)構(gòu)44AMD的雙核Intel的雙核完全兼容現(xiàn)在的IA-32結(jié)構(gòu)具有傳統(tǒng)I