微機(jī)存儲(chǔ)器課件

微機(jī)存儲(chǔ)器存儲(chǔ)器是計(jì)算機(jī)實(shí)現(xiàn)“記憶”功能的部件，用來存放數(shù)據(jù)和程序。微機(jī)的存儲(chǔ)器系統(tǒng)一般是以分級進(jìn)行組織的，典型的存儲(chǔ)系統(tǒng)是：高速緩沖存儲(chǔ)器、內(nèi)（主）存儲(chǔ)器和外（輔）存儲(chǔ)器三級分層次的體系結(jié)構(gòu)。

3.1半導(dǎo)體存儲(chǔ)器

3.2存儲(chǔ)器體系結(jié)構(gòu)3.1半導(dǎo)體存儲(chǔ)器

3.1.1半導(dǎo)體存儲(chǔ)器的分類及其特點(diǎn)3.1.2存儲(chǔ)器芯片的基本組成3.1.3存儲(chǔ)器與系統(tǒng)的連接3.1.4微機(jī)內(nèi)存儲(chǔ)器組織3.1.1半導(dǎo)體存儲(chǔ)器的分類及其特點(diǎn)

1.存儲(chǔ)器的性能指標(biāo)

由于半導(dǎo)體存儲(chǔ)器具有集成度高、功耗低、可靠性好、存取速度快、成本低等優(yōu)點(diǎn)，而作為構(gòu)成存儲(chǔ)器的最主要的存儲(chǔ)器件。

◆存儲(chǔ)容量：存儲(chǔ)器容量（存儲(chǔ)空間的大?。┦谴鎯?chǔ)能力的指標(biāo)。存儲(chǔ)器以字節(jié)為單位編址，用字節(jié)數(shù)表示存儲(chǔ)器容量。內(nèi)存空間的大小受到微機(jī)系統(tǒng)地址位數(shù)的限制。

◆存取速度：存儲(chǔ)器的存取速度可用最大存取時(shí)間或存取周期來描述。存儲(chǔ)器的存取時(shí)間定義為從接收到存儲(chǔ)單元的地址碼開始，到它取出或存入數(shù)據(jù)為止所需時(shí)間，單位為納秒（ns）。

◆功耗：功耗指每個(gè)存儲(chǔ)單元的功耗，單位為微瓦/單元（μW/單元），或給出每塊芯片的總功耗，單位為毫瓦/芯片（mW/芯片）。它不僅涉及到消耗功率的大小，也關(guān)系到芯片的集成度。

◆可靠性：可靠性是指存儲(chǔ)器對電磁場、溫度等外界變化因素的抗干擾能力，一般用平均無故障時(shí)間來描述。半導(dǎo)體存儲(chǔ)器的平均無故障時(shí)間通常在幾千小時(shí)以上。

◆價(jià)格：微機(jī)的主要特點(diǎn)是體積小、重量輕、價(jià)格便宜、使用方便。

3.1.1半導(dǎo)體存儲(chǔ)器的分類及其特點(diǎn)

2.半導(dǎo)體存儲(chǔ)器的分類掩膜ROM可編程ROM(PROM)紫外線擦除可編程ROM(EPROM)電擦除可編程ROM(E2PROM)快擦寫存儲(chǔ)器（FlashMemory）半導(dǎo)體存儲(chǔ)器(Memory)隨機(jī)存取存儲(chǔ)器(RAM)只讀存儲(chǔ)器(ROM)雙極型RAMMOS型RAM靜態(tài)RAM(SRAM)動(dòng)態(tài)RAM(DRAM)3.1.1半導(dǎo)體存儲(chǔ)器的分類及其特點(diǎn)

3.常用半導(dǎo)體存儲(chǔ)器件的特點(diǎn)◆雙極型RAM以晶體管觸發(fā)器作為基本存儲(chǔ)電路，管子較多。它存取速度快，但和MOS型RAM相比集成度低、功耗大、成本高，主要用于速度要求較高的微機(jī)和大中型機(jī)。◆MOS型RAM存取速度不及雙極型RAM，但制造工藝簡單、集成度高、功耗低、價(jià)格便宜。靜態(tài)RAM（SRAM）以雙穩(wěn)態(tài)觸發(fā)器作為基本存儲(chǔ)電路，集成度較高。動(dòng)態(tài)RAM（DRAM）利用電容電荷存儲(chǔ)信息，由于采用的元件比靜態(tài)RAM少，集成度更高，功耗更小，但需要附加刷新電路。從總的性能來看，DRAM優(yōu)于SRAM。一般小容量的存儲(chǔ)器系統(tǒng)采用SRAM，大容量的存儲(chǔ)器系統(tǒng)采用DRAM。

。

◆EPROM是一種可用紫外線進(jìn)行多次(脫線)擦除，用專門的編程器重新固化信息的ROM。EPROM的編程速度較慢，但由于它可以多次改寫，特別適合科研工作的需要?！鬍2PROM是一種可用特定電信號進(jìn)行（在線）擦除和編程的ROM。E2PROM比EPROM使用更加方便，但存取速度較慢，價(jià)格也較高。◆快擦寫存儲(chǔ)器是在E2PROM基礎(chǔ)上發(fā)展的，但比E2PROM擦除和改寫速度快得多。

3.1.2

存儲(chǔ)器芯片的基本組成

1.基本存儲(chǔ)電路

基本存儲(chǔ)電路是存儲(chǔ)一位二進(jìn)制信息的電路，由一個(gè)具有兩個(gè)穩(wěn)定狀態(tài)（“0”和“1”）的電子元件組成。TCgCd位線（數(shù)據(jù)線）字線T4T5AT3T2T1BT6位線1(數(shù)據(jù)線)Vcc字線位線2(數(shù)據(jù)線)3.1.2

存儲(chǔ)器芯片的基本組成

2.存儲(chǔ)器芯片的組成

半導(dǎo)體存儲(chǔ)器芯片是把成千上萬個(gè)基本存儲(chǔ)電路集成在數(shù)平方厘米上的大規(guī)模集成電路，通常由存儲(chǔ)矩陣、單元地址譯碼器、數(shù)據(jù)緩沖/驅(qū)動(dòng)和控制邏輯四部分組成。D0A0A1Am-1......Dn-1D1......

基本存儲(chǔ)電路組成的存儲(chǔ)矩陣（體）

片選通

讀/寫選通

數(shù)據(jù)緩沖器地址譯碼器讀/寫控制邏輯

⑴

數(shù)據(jù)線的連接芯片的數(shù)據(jù)端可以直接和CPU的數(shù)據(jù)總線上相應(yīng)數(shù)據(jù)位掛接起來。

⑵

地址線的連接芯片的地址端可以直接和CPU的地址總線上從A0開始的低位地址部分的相應(yīng)地址線掛接起來。

⑶

讀/寫控制線的連接把存儲(chǔ)器讀/寫操作控制信號(RD，WR和M/IO)進(jìn)行邏輯組合，產(chǎn)生存儲(chǔ)器讀MEMR和存儲(chǔ)器寫MRMW信號，分別接存儲(chǔ)器芯片的輸出允許OE和寫允許WE信號。

3.1.3存儲(chǔ)器與系統(tǒng)的連接

1.數(shù)據(jù)線、地址線和讀/寫線的連接

當(dāng)單個(gè)存儲(chǔ)器芯片的容量不能滿足系統(tǒng)要求時(shí)，需要用多片組合，以擴(kuò)充存儲(chǔ)器的容量。若擴(kuò)充存儲(chǔ)單元（以字節(jié)為單位）的位數(shù)，稱為位擴(kuò)充，若擴(kuò)充存儲(chǔ)單元的個(gè)數(shù)，稱為字節(jié)擴(kuò)充。

⑴位擴(kuò)充方法

⑵字節(jié)擴(kuò)充方法

（示意圖）

3.1.3存儲(chǔ)器與系統(tǒng)的連接

2.存儲(chǔ)器容量擴(kuò)充的連接方法A1~A10

CSWEA9~A02114(1K×4)D3~D0CSWEA9~A02114(1K×4)D3~D0D3~D0D7~D4A9~A0MEMW譯碼器存儲(chǔ)器字節(jié)擴(kuò)充連接示意圖

MEMWMEMRA19A188088A15~A0D7~D02-4譯碼器CSOEWR6116(2)A10~A0D7~D0CSOEWR6116(1)A10~A0D7~D0CSOE27512(2)A15~A0D7~D0CSOE27512(1)A15~A0D7~D016161111

CPU對存儲(chǔ)單元的尋址必須要保證其惟一性。當(dāng)存儲(chǔ)器由多個(gè)存儲(chǔ)器芯片組成時(shí)，存儲(chǔ)單元尋址分兩級進(jìn)行選擇：首先選擇存儲(chǔ)器芯片，產(chǎn)生存儲(chǔ)器芯片選通信號；然后在片選信號有效的前提下，從該芯片中選擇某一存儲(chǔ)單元。片內(nèi)尋址是根據(jù)片內(nèi)地址碼由芯片內(nèi)部地址譯碼電路尋址實(shí)現(xiàn)的，而片選則是根據(jù)提供的片選地址碼，通過存儲(chǔ)器外部的譯碼電路產(chǎn)生的。產(chǎn)生存儲(chǔ)器片選信號的方法有： ⑴

線選法 ⑵局部（部分）譯碼法

⑶

全局（完全）譯碼法3.1.3存儲(chǔ)器與系統(tǒng)的連接

3.片選信號的產(chǎn)生方法3.1.4微機(jī)內(nèi)存儲(chǔ)器組織

1.微機(jī)內(nèi)存空間結(jié)構(gòu)系統(tǒng)總線ROM模塊RAM模塊模塊i模塊j模塊n模塊1由多個(gè)模塊（板）構(gòu)成內(nèi)存儲(chǔ)器空間3.1.4微機(jī)主存儲(chǔ)器組織

2.內(nèi)存儲(chǔ)器模塊（板）結(jié)構(gòu)地址譯碼地址總線MEMRMEMWREADY

模塊選擇存儲(chǔ)器接口數(shù)據(jù)控制地址數(shù)據(jù)總線存儲(chǔ)芯片矩陣3.1.4微機(jī)主存儲(chǔ)器組織

3.IBMPC微機(jī)內(nèi)存空間分配40KB基本ROMFFFFFHF6000HC8000HC0000HA0000H40000H00000H256KBROM空間768KBRAM空間640KB基本內(nèi)存256KBRAM（系統(tǒng)板）384KBRAM（選件板）128KB顯示緩沖區(qū)硬盤驅(qū)動(dòng)程序（4KB）3.1.4微機(jī)主存儲(chǔ)器組織

4.微機(jī)內(nèi)存儲(chǔ)器設(shè)計(jì)要點(diǎn)

◆芯片的選擇

◆總線的負(fù)載

◆速度的匹配

◆地址的分配

（要保證對存儲(chǔ)器尋址的惟一性）在高性能微機(jī)系統(tǒng)中，高速度、大容量、低價(jià)格是評價(jià)存儲(chǔ)器性能和存儲(chǔ)體系設(shè)計(jì)的三大主要指標(biāo)。提高存儲(chǔ)器體系性能的技術(shù)：為提高信息吞吐量的多體存儲(chǔ)器（并行主存）結(jié)構(gòu)為提高CPU訪存速度的多體高速緩沖存儲(chǔ)器（Cache）為擴(kuò)大編程邏輯空間的虛擬存儲(chǔ)器（VirtualMemory）存儲(chǔ)器體系結(jié)構(gòu)示意圖3.2.1并行主存儲(chǔ)器結(jié)構(gòu)3.2.2高速緩沖存儲(chǔ)器3.2.3虛擬存儲(chǔ)器3.2存儲(chǔ)器體系結(jié)構(gòu)微機(jī)存儲(chǔ)器體系結(jié)構(gòu)

CPU主存輔存CacheCache控制器MMUDOS存儲(chǔ)管理Cache－內(nèi)存－輔存三級存儲(chǔ)層次結(jié)構(gòu)3.2.1并行主存儲(chǔ)器結(jié)構(gòu)

眾所周知，存儲(chǔ)器本身的速度往往跟不上CPU對它的速度要求，尤其是在高速的、流水型處理的微機(jī)系統(tǒng)中更加突出，這成為限制系統(tǒng)速度的一個(gè)瓶頸。多體存儲(chǔ)器結(jié)構(gòu)，即并行主存儲(chǔ)器結(jié)構(gòu)，可以加速CPU訪問主存的平均速度，有益于解決CPU和主存的速度差別。 存儲(chǔ)器結(jié)構(gòu)最簡單的是單體單字存儲(chǔ)器，CPU一次只能訪問一個(gè)存儲(chǔ)字。而并行主存儲(chǔ)器的基本原理是：采用字長w位的n個(gè)容量相同的存儲(chǔ)器并行連接組成一個(gè)更大的存儲(chǔ)器。這種存儲(chǔ)器在一個(gè)存取周期內(nèi)并行存取n個(gè)字，雖然存儲(chǔ)元件仍保持原有速度，但單位時(shí)間內(nèi)存儲(chǔ)器提供的信息量擴(kuò)大了n倍，有效地提高了信息吞吐率。 并行主存儲(chǔ)器結(jié)構(gòu)有：

◆單體多字并行主存◆多體交叉存取并行主存

單體多字并行主存儲(chǔ)器結(jié)構(gòu)

單體多字結(jié)構(gòu)是多個(gè)并行存儲(chǔ)器共用一套地址寄存器和地址譯碼器，多個(gè)字使用同一個(gè)的地址編碼并行訪問各自對應(yīng)單元，這樣CPU每訪問一個(gè)地址就可以同時(shí)讀/寫多個(gè)存儲(chǔ)字。

單體多字并行主存非常適用于向量運(yùn)算類的特定環(huán)境。一個(gè)向量型操作數(shù)包含n個(gè)標(biāo)量操作數(shù)，例如，矩陣運(yùn)算中的aibj=a0b0，a0b1，…，可按同一地址分別存放于n個(gè)并行主存之中，在執(zhí)行向量運(yùn)算指令時(shí)，可以一次并行存取，這樣訪問主存的速率就提高了n倍。

M0M1Mn……n×ww位w位……w位地址寄存器地址地址譯碼器多體交叉存取并行主存儲(chǔ)器結(jié)構(gòu)

多體交叉并行主存是把大容量存儲(chǔ)器分成n個(gè)容量相同，有各自的地址寄存器、數(shù)據(jù)線、時(shí)序控制，進(jìn)行獨(dú)立編址的存儲(chǔ)體（所以稱為多體）。各存儲(chǔ)體地址編號采用交叉方式（即交叉編址），就是將一套地址碼按順序交叉地橫向分配給各個(gè)并行存儲(chǔ)體。

多體并行存取是指以n為模的交叉存取。把一段連續(xù)的程序或數(shù)據(jù)，也按照交叉編址方式類似地交叉存放在n個(gè)存儲(chǔ)體中，對并行存儲(chǔ)體采取分時(shí)訪問的時(shí)序。

多體交叉存取方式，需要一套多體存儲(chǔ)器控制邏輯（簡稱存控部件），比較復(fù)雜。采用多體交叉存取方式，CPU可以流水式尋址，使各存儲(chǔ)體并行工作，減少等待時(shí)間，甚至能達(dá)到零等待狀態(tài)。所以多體交叉存取很適合于支持流水線處理方式，是高速流水型微機(jī)典型的主存結(jié)構(gòu)。

3.2.2高速緩沖存儲(chǔ)器 如果要求存儲(chǔ)器的速度非常高，主存存儲(chǔ)器全部采用高速存儲(chǔ)器芯片組成，將會(huì)使系統(tǒng)的價(jià)格大大提高。通常的做法是用一些高速的靜態(tài)RAM（SRAM）組成小容量的存儲(chǔ)器，稱為高速緩沖存儲(chǔ)器（Cache），而用廉價(jià)的速度稍慢的動(dòng)態(tài)RAM（DRAM）組成大容量的主存。這樣就構(gòu)成了一個(gè)兩級存儲(chǔ)器結(jié)構(gòu)：Cache—主存。Cache位于主存與CPU的通用寄存器組之間，其容量一般為（8~32）KB。高檔微處理器甚至在芯片內(nèi)又集成了1~2個(gè)Cache，形成兩級Cache結(jié)構(gòu)。

Cache存儲(chǔ)系統(tǒng)的基本結(jié)構(gòu)

Cache存儲(chǔ)系統(tǒng)基本結(jié)構(gòu)Cache主存儲(chǔ)器地址總線多字寬不命中CPUCacheCache替換控制Cache地址寄存器主存地址寄存器主存↓Cache地址變換數(shù)據(jù)總線單字寬命中3.2.2高速緩沖存儲(chǔ)器

1.Cache地址映像方法◆應(yīng)用某種函數(shù)把主存地址映像到Cache中定位，稱作地址映像。當(dāng)主存信息按這種映像關(guān)系裝入Cache后，訪問主存的地址應(yīng)變換為相應(yīng)的Cache地址。要能實(shí)現(xiàn)這一點(diǎn)，將主存和Cache的存儲(chǔ)空間劃分成若干大小相同的頁（或稱塊）。由于主存空間大，Cache空間小，因此，必須讓Cache的一個(gè)頁與主存的若干個(gè)頁相對應(yīng)，即若干主存地址將映射成同一個(gè)Cache地址?！鬋ache地址映像方式有直接映像、全相聯(lián)映像、組相聯(lián)映像三種。Cache地址映像方法

◆直接映像：每個(gè)主存地址映像到Cache中一個(gè)指定地址的方式。映像規(guī)則是：把Cache分成2N頁，主存按同樣大小順序分頁，再順序分組，每組2N頁，主存的I頁號與Cache的J頁號之間的對應(yīng)關(guān)系為J=Imod2N，即以2N為模的重復(fù)映像關(guān)系。直接映像方式地址變換速度快，比較簡單，容易實(shí)現(xiàn)，但不夠靈活，頁沖突概率較高?！羧嗦?lián)映像：主存的每一個(gè)頁可以自由映像到Cache的任何一個(gè)頁位置的方式。全相聯(lián)映像方式比直接映像方式靈活，可以達(dá)到很高的命中率。但是地址映像速度很慢，控制復(fù)雜，實(shí)現(xiàn)比較困難?！艚M相聯(lián)映像：又稱為頁組映像方式.映像規(guī)則是：將主存和Cache都以頁為單位順序分組。Cache有2N頁，分成2I組，主存有2M頁，以2

I頁分組，即主存組內(nèi)的頁數(shù)和Cache的組數(shù)相同。主存的各頁與Cache的組號之間有固定映像關(guān)系，但可以自由映像到對應(yīng)Cache組中的任何一頁。 組相聯(lián)映像方式是介于前兩種映像方式的一種折衷方案。判斷頁命中和替換算法比全相聯(lián)映像方式簡單，映像定位比直接映像方式靈活，頁沖突率比直接映像方式低，命中率介于直接映像和全相聯(lián)映像方式之間。3.2.2高速緩沖存儲(chǔ)器

2.Cache替換策略◆先進(jìn)先出（FIFO）策略 FIFO按調(diào)入Cache的先后決定淘汰的順序，即在需要更新時(shí)，總是淘汰最先調(diào)入Cache的頁。這種方法容易實(shí)現(xiàn)，系統(tǒng)開銷（為實(shí)現(xiàn)替換算法而系統(tǒng)花費(fèi)的時(shí)間）少，但不一定合理。因?yàn)橛行╉撾m然調(diào)入較早，但仍可能在使用。◆近期最少使用（LRU）策略 為Cache的各頁建立一個(gè)LRU（LeastRecentlyUsed）表，隨時(shí)記錄它們的調(diào)用情況。當(dāng)需要替換時(shí)，將在最近一段時(shí)間內(nèi)使用最少的頁予以替換。顯然，這是按調(diào)用頻繁程度決定淘汰的順序，比較合理，Cache的訪問命中率較高。但是比FIFO策略復(fù)雜，系統(tǒng)開銷稍大。3.2.2高速緩沖存儲(chǔ)器

3.Cache讀/寫過程◆讀操作：訪主存時(shí)，一方面將主存地址送往主存，啟動(dòng)讀主存，同時(shí)將主存地址送Cache，按所用的映像方式從中提取Cache地址。將相應(yīng)的Cache頁的標(biāo)記與主存地址中的主存頁標(biāo)記進(jìn)行比較，如果二者相同，表明訪問Cache命中，從命中的Cache頁中讀出數(shù)據(jù)，送往CPU，不等主存讀操作結(jié)束，就可繼續(xù)下一次訪存操作；如果標(biāo)記不符合，或是按映像方式搜索完畢仍未找到相符的Cache標(biāo)記，表明本次訪問Cache失敗（不命中），則根據(jù)主存地址從主存中讀取，送CPU，并考慮是否需要更新Cache某頁的內(nèi)容?！糇x操作：Cache的寫操作和讀操作一樣先要進(jìn)行地址映像，在命中時(shí)才執(zhí)行Cache寫操作，否則就是正常的主存寫操作。Cache寫操作有兩種寫入方法。一種方法稱為標(biāo)志交換方式（或稱寫回法），先暫時(shí)只寫入Cache有關(guān)單元，并用標(biāo)志予以注明，直到該頁需要從Cache中替換出來時(shí)，才一次性地寫入主存。這種方式主要是為了不在快速寫入Cache的過程中插入較慢速的寫主存操作，