第七章-先進(jìn)封裝技術(shù)(3)課件

第七章：先進(jìn)封裝技術(shù)120217.2BGA安裝互連

7.2.1BGA焊球分布

7.2.2BGA焊球材料7.3BGA的焊接質(zhì)量檢測技術(shù)

7.3.1BGA工藝檢測

7.3.2X射線工藝過程自動測試

7.3.3X射線斷層檢測7.4BGA的發(fā)展趨勢220217.5CSP封裝技術(shù)

7.5.1概述

7.5.2CSP封裝的特點

7.5.3

CSP封裝的種類7.6WLP晶圓尺寸封裝(WaferLevelPackage)

7.6.1概述

7.6.2WLP晶圓尺寸封裝的特點

7.6.3WLP技術(shù)目前存在的難題7.7系統(tǒng)級芯片(SoC,SystemonaChip)7.8系統(tǒng)級封裝(SiP,SyseminaPackage)7.9芯片疊加技術(shù)(CoC,chiponchip)320216.5CSP封裝技術(shù)6.5.1概述20世紀(jì)90年代初，日本開始研究開發(fā)出一種接近芯片尺寸的超小型封裝，這種封裝被稱為CSP(ChipSizePackage,或ChipScalePackage)，即芯片尺寸大小的封裝。1994年11月，日本半導(dǎo)體廠家在日本電子機械工業(yè)協(xié)會(EIAJ)定期主辦的“SMT研討會”上，首次發(fā)表了有關(guān)CSP的研究報告?；谶@一成果，日本人把在美國風(fēng)行一時的BGA推向CSP，從而受到工業(yè)發(fā)達(dá)國家的普遍重視。

按照國際電子封裝界的共識，1996年是BGA之年，1997年是CSP開始走向?qū)嵱没囊荒辏?999-2000年是CSP的成長期，進(jìn)入21世紀(jì)可以說是CSP的天下，它將成為高密度電子封裝技術(shù)的主流。42021

所謂CSP(ChipSizePackage,或ChipScalePackage)，即芯片尺寸封裝，這種封裝是在TSOP和BGA的基礎(chǔ)上發(fā)展起來的，是一種超小型薄芯片封裝。CSP目前尚無確切定義，不同廠商有不同的說法；目前，只有美國和日本有自己的定義。

美國定義：LSI芯片封裝面積小于或等于LSI芯片面積的120％的產(chǎn)品稱為CSP。

日本定義：LSI芯片封裝每邊的寬度比其芯片大1.0㎜以內(nèi)的產(chǎn)品稱為CSP。6.5.2概念52021采用CSP封裝的計算機內(nèi)存62021

CSP作為新一代的芯片封裝技術(shù)，是在TSOP、BGA的基礎(chǔ)上發(fā)展起來的，它的性能改進(jìn)主要體現(xiàn)在以下幾個方面：

(1)CSP封裝的芯片面積與封裝面積之比超過1:1.14，已經(jīng)相當(dāng)接近1：1的理想情況，約為BGA的1/3，僅僅相當(dāng)于TSOP面積的1/6。在相同封裝尺寸時可有更多的I/O數(shù)，使組裝密度進(jìn)一步提高，可以說CSP是縮小了的BGA。(2)CSP封裝芯片不但體積小，同時也更?。黄浣饘倩宓缴狍w的最有效散熱路徑僅有0.2mm，大大提高了芯片在長時間運行后的可靠性，線路阻抗顯著減小，芯片速度也隨之得到大幅度的提高。72021(3)CSP封裝的電氣性能和可靠性也比BGA、TSOP有相當(dāng)大的提高。

在相同的芯片面積下CSP所能達(dá)到的引腳數(shù)明顯比TSOP和BGA引腳數(shù)多;例如，TSOP最多304根，BGA以600根為限，CSP原則上可以制造1000根，這樣它可支持I/O端口的數(shù)目就增加了很多。(4)CSP封裝芯片的中心引腳形式能有效的縮短了信號的傳導(dǎo)距離，衰減隨之減少，芯片的抗干擾、抗噪性能也能得到大幅提升，這也使得CSP的存取時間比BGA改善15%-20%。(5)CSP與外界的電氣連接是通過焊球陣列焊接在基板上的；由于焊點和基板的接觸面積大，芯片在運行中產(chǎn)生的熱量很容易地傳導(dǎo)到基板上并散發(fā)出去，并且CSP封裝可以從背面散熱，且熱效率良好。82021

1.體積小

CSP是目前體積最小的LSI芯片封裝之一。引腳數(shù)相同的封裝，CSP的面積不到0.5㎜節(jié)距QFP的十分之一，只有BGA的三分之一到十分之一。

2.可容納的引腳最多

相同尺寸的LSI芯片的各類封裝中，CSP的引腳最多。例如，引腳節(jié)距為0.5㎜，尺寸為40㎜×40㎜的QFP,引腳數(shù)最多為304根。若增加引腳數(shù)，只能減小引腳節(jié)距。BGA的引腳數(shù)一般為600～1000根，然而，對于CSP，即使引腳數(shù)大幅度增加，其安裝也較容易。6.5.3CSP封裝的特點：920213.電性能良好

CSP內(nèi)部的布線長度比QFP或BGA的布線長度短得多，寄生電容很小，信號傳輸延遲時間短。CSP的存取時間比QFP或BGA改善15％～20％，CSP的開關(guān)噪聲只有DIP的1/2左右。4.散熱性能優(yōu)良

大多數(shù)CSP都將芯片面向下安裝，能從芯片背面散熱，且效果良好。例如日本松下電子工業(yè)公司開發(fā)的10mm×10mmCSP的熱阻為35℃/W。若通過散熱片強制冷卻，CSP的熱阻可降低到4.2℃/W，而QFP的熱阻則為11.8℃/W。總之，CSP既具有普通封裝的優(yōu)點，又具有裸芯片的長處。1020216.5.3CSP封裝的種類CSP發(fā)展很快，日本美國許多廠家都積極開發(fā)，近幾年CSP有很多封裝類型，盡管這些CSP在設(shè)計、材料和應(yīng)用上有所不同，但一般可將它們分為五類：柔性基板CSP剛性基板CSP引線框架式CSP焊區(qū)陣列CSP微小模塑型CSP圓片級再分布CSP112021

柔性基板CSP是利用基板柔性將在芯片四周分布很窄節(jié)距焊盤再分布成PCB板上較寬節(jié)距的面陣列焊盤。

它的封裝形式主要包括：增強型柔性CSP、柔性板上的芯片尺寸封裝(COF-CSP)、窄節(jié)距焊球陣列(FPBGA)、微焊球陣列(μBGA)和帶柔性基板的存儲器芯片尺寸封裝(MCSP)。

下面主要介紹柔性板上的芯片尺寸封裝(COF-CSP)和窄節(jié)距焊球陣列(FPBGA)兩種形式。1.柔性基板CSP122021

COF-CSP

是一種帶有柔性中間支撐層的BGA芯片尺寸封裝，這種封裝的開發(fā)基于GE公司的MCM-F技術(shù)。

COF-CSP的特征：是在柔性基板上用激光鉆孔，芯片和中間支撐層的互連是通過由濺射或電鍍形成的金屬化層完成，通常的極板互連是共晶BGA焊球，焊球節(jié)距為0.5mm。

COF-CSP應(yīng)用：適用于從低到中等引出端數(shù)的IC芯片，潛在的應(yīng)用包括便攜式電子裝置中存儲器和ASIC的封裝，也可用在機械減薄硅芯片，最薄的封裝厚度只有0.25mm。(1)柔性板上的芯片尺寸封裝(COF-CSP)132021

FPBGA（窄節(jié)距BGA）是日本NEC公司利用TAB技術(shù)開發(fā)出的柔性基板封裝CSP。

FPBGA組成：主要由LSI芯片、載帶、粘接層和金屬凸點等構(gòu)成；載帶由聚酰亞胺和銅箔組成。采用共晶焊料（63％Sn-37％pb）作外部互連電極材料。

FPBGA的主要特點：結(jié)構(gòu)簡單，可靠性高，安裝方便，可充分利用傳統(tǒng)的TAB焊接機進(jìn)行焊接。

(2)窄節(jié)距焊球陣列(FPBGA)142021152021

剛性基板CSP：是利用基板的剛性將芯片四周分布很窄節(jié)距焊盤再分布成PCB板上較寬節(jié)距的面陣列焊盤。

2.剛性基板CSP162021封裝形式主要包括：芯片陣列封裝、低成本焊凸點倒裝芯片、陶瓷小型焊球陣列封裝、塑料片式載體(PCC)、變換焊盤陣列封裝(TGA)和陶瓷基板薄型封裝等。

下面重點介紹：陶瓷基板薄型封裝(CSTP)、低成本焊凸點倒裝芯片、陶瓷小型焊球陣列封裝、塑料片式載體(PCC)、變換焊盤陣列封裝(TGA)。172021

CSTP(CeramicSubstrateThinPackage,陶瓷基板薄型封裝，又稱剛性基板薄型封裝)是日本東芝公司開發(fā)的一種超薄型CSP。

CSTP組成：主要由LSI芯片、（或AIN）基板，Au凸點和樹脂等構(gòu)成；通過倒裝焊、樹脂填充和打印等三步工藝制成。

CSTP厚度：只有0.5～0.6㎜（其中LSI芯片厚度為0.3㎜，基板厚度為0.2㎜），僅為TSOP厚度的一半。CSTP的封裝效率（即芯片與基板面積之比）高達(dá)75％以上，同樣尺寸TQFP的封裝效率不足30％。(1)陶瓷基板薄型封裝182021

芯片陣列封裝是一種使用剛性基板作為中間支撐層的塑料包封CSP，是一種微型PBGA封裝；封裝材料除了硅片外，還包括剛性基板、管芯粘接劑、鍵合引線、包封料和底部焊球引出端；芯片陣列的中間支撐層既可以是有機層壓基板，也可是厚膜陶瓷基板。

芯片陣列BGA的制造與PBGA相似。首先，在準(zhǔn)備好硅芯片和剛性基板后，將管芯面朝上粘接在中間支撐層上；然后，引線鍵合以建立芯片與基板之間的內(nèi)部互連；最后，就是包封。(2)芯片陣列封裝192021

低成本焊凸點倒裝芯片適用于存儲器芯片和引出端數(shù)不多的ASIC，也適用于低功耗和低引出端數(shù)的芯片。

它的特點如下：（a）PCB是一個單芯雙面布線板；（b）從管芯下的基板上的周邊焊盤引出的印制線在基板上向中間進(jìn)行再分布；（c）再分布印制線通過通孔和封裝基板底層上的銅焊盤相連；（d）封裝體尺寸約等于管芯尺寸±1mm；（e）它和SMT兼容，并具有自對準(zhǔn)特性；（f）采用下填料，倒裝芯片上的焊凸點是可靠的。(3)低成本焊凸點倒裝芯片202021CSP陶瓷Mini-BGA是一種使用剛性基板的芯片尺寸封裝。這種封裝之所以被認(rèn)為是CSP，原因是它采用窄節(jié)距封裝I/O，而不是因為它的封裝/芯片尺寸比。除了引出端節(jié)距和焊球材料，這種封裝和常規(guī)CBGA非常相似。

Mini-BGA主要應(yīng)用于高速開關(guān)器件，除了一個有源硅芯片，在每上封裝的中間支撐層上還組裝有16個去耦電容器，能夠?qū)⒍噙_(dá)12個的Mini-BGA模塊和1個時鐘模塊組裝在一個Teflon轉(zhuǎn)換卡，是設(shè)計用來控制速度高達(dá)200MHz的多處理器卡之間的信號轉(zhuǎn)換的。(4)陶瓷小型焊球陣列封裝2120213.引線框架式CSP（LOC型CSP）

LOC(LeadOverChip，芯片上引線)型CSP是日本富士通公司開發(fā)的一種新型結(jié)構(gòu)，分為Tape-LOC型和MF-LOC型（Multi-frame-LOC，多引線框架式）兩種形式。222021由圖可知，這兩種形式的LOC形CSP都是將LSI芯片安裝在引線框架上，芯片面朝下，芯片下面的引線框架仍然作為外引腳暴露在封裝結(jié)構(gòu)的外面。因此，不需要制作工藝復(fù)雜的焊料凸點，可實現(xiàn)芯片與外部的互連，并且其內(nèi)部布線很短，僅為0.1mm左右。CSP-26的電感只有TSOP-26的1/3左右；在相同條件下熱阻情況，TSOP-26為36℃/W，而CSP-26僅為27℃/W。

2320214.焊區(qū)陣列CSP(LGA型CSP)

LGA(LandGridArray，焊區(qū)陣列)型CSP是日本松下電子工業(yè)公司開發(fā)的新型產(chǎn)品。主要由LSI芯片、陶瓷載體、填充用環(huán)氧樹脂和導(dǎo)電粘接劑等組成。

用金絲打球法在芯片的焊區(qū)上形成Au凸點。FCB時，在PWB或其他基板的焊區(qū)上印制導(dǎo)電膠，然后將該芯片的凸點適當(dāng)加壓后，再對導(dǎo)電膠固化，就完成了芯片與基板的互連。導(dǎo)電粘接劑由Pd-Ag粉與特殊環(huán)氧樹脂組成，固化后保持一定彈性。因此，即使有應(yīng)力加于結(jié)合處，也不易受損。

242021項目批量生產(chǎn)規(guī)范推薦規(guī)范芯片厚度（mm）0.3～0.5芯片焊區(qū)節(jié)距（μm）最小120芯片焊區(qū)尺寸（μm）最小92×92焊區(qū)材料常規(guī)Al大于芯片封裝尺寸(mm)每邊1.00.4～0.7封裝焊區(qū)尺寸(mm)0.4～0.70.6引腳數(shù)（個）45～525≥200焊區(qū)節(jié)距(mm)1.0，0.8，0.65，0.5印刷電路板參數(shù)厚度為0.6～1.5mm，2層以上4層以上LGA型CSP的結(jié)構(gòu)材料及尺寸統(tǒng)計表252021LGA型CSP的主要特點:(a）體積小，而引腳節(jié)距大；（b）容易安裝；（c）散熱性能良好；（d）電性能良好；2620215.微小模塑型CSP

微小模塑型CSP是由日本三菱電機公司研制開發(fā)出來的一種新型封裝形式。它主要由IC芯片、模塑的樹脂和凸點等構(gòu)成。芯片上的焊區(qū)通過在芯片上的金屬布線與凸點實現(xiàn)互連，整個芯片澆鑄在樹脂上，只留下外部觸點。

272021

微小模塑型CSP的制作工藝：首先在LSI芯片上制作連接焊區(qū)和外引腳的金屬布線圖形，制出Pb-Sn焊料浸潤性良好的底層金屬，制出聚酰亞胺緩沖層，在聚酰亞胺開口區(qū)域采用蒸發(fā)光刻方法形成Pb-Sn層；然后，將上述經(jīng)過再布線的芯片到裝焊在易于移植金凸點的框架上，使之于芯片焊區(qū)一一對應(yīng)，加熱加壓，Pb-Sn熔化后就使框架上的金屬凸點(一般為Cu)移植到芯片上；最后，模塑封裝，脫模去除毛刺，形成外電極焊球。

這種結(jié)構(gòu)可實現(xiàn)很高的引腳數(shù)，有利于提高芯片的電學(xué)性能、減少封裝尺寸、提高可靠性，完全可以滿足儲存器、高頻器件和邏輯器件的高I／O數(shù)需求。同時由于它無引線框架和焊絲等，體積特別小，提高了封裝效率。2820216.6WLP晶圓尺寸封裝(WaferLevelPackage)6.6.1概述

晶圓尺寸封裝有別于傳統(tǒng)、常用的芯片封裝方式，是一種的提高硅片集成度的封裝方法。WLP是將整片晶圓封裝完之后再切割為一顆顆的單一芯片，它號稱是封裝技術(shù)的未來主流，已投入研發(fā)的廠商包括PCT、Aptos、卡西歐、EPIC、富士通、三菱電子等。292021簡單地說，WL-CSP與傳統(tǒng)的封裝方式不同在于，傳統(tǒng)的晶片封裝是先切割再封測，而封裝后約比原晶片尺寸增加20%；而WL-CSP則是先在整片晶圓上進(jìn)行封裝和測試，然后才劃線分割，因此，封裝后的體積與IC裸芯片尺寸幾乎相同，能大幅降低封裝后的IC尺寸.

晶圓級芯片封裝方法的最大特點是其封裝尺寸小、IC到PCB之間的電感很小、并且縮短了生產(chǎn)周期，故可用于便攜式產(chǎn)品中，并滿足了輕、薄、小的要求，信息傳輸路徑短、穩(wěn)定性高、散熱性好。由于WL-CSP少了傳統(tǒng)密封的塑膠或陶瓷封裝，故IC晶片在運算時熱量能夠有效地散發(fā)，而不會增加主機的溫度，這種特點對于便攜式產(chǎn)品的散熱問題有很多的好處。302021

6.6.2WLP晶圓尺寸封裝的特點：

1.降低測試成本，特別是先進(jìn)存儲器件； 2.通過批量生產(chǎn)晶圓降低封裝成本； 3.降低引線電感，提高電容特性； 4.通過采用晶圓貼裝降低PCB組裝成本； 5.改良裸片背面與發(fā)熱球處的散熱通道；6.降低貼裝高度，實現(xiàn)真正的芯片尺寸貼裝。312021

6.6.3WLP技術(shù)目前存在的難題：

1. 專用技術(shù)需要對供應(yīng)渠道作垂直集成或聯(lián)合開發(fā)； 2.如果不使用底部填充材料，則次級焊點的疲勞壽命可靠性會很差； 3.缺少工業(yè)外部尺寸標(biāo)準(zhǔn)，不能實現(xiàn)多渠道材料與設(shè)備供應(yīng)； 4.特別適于高產(chǎn)量、高密度裸片晶圓的生產(chǎn)； 5.采用內(nèi)向焊點，其間距密度取決于產(chǎn)品線路板的承受能力； 6.WLP間距的優(yōu)化并不支持換代后芯片尺寸會急劇縮小的器件；7.新技術(shù)與基礎(chǔ)設(shè)備投入很高，其投資回報要求產(chǎn)品要有較長生命周期。3220216.7系統(tǒng)級芯片(SoC,SystemonaChip)從狹義角度講,它是信息系統(tǒng)核心的芯片集成,是將系統(tǒng)關(guān)鍵部件集成在一塊芯片上;

從廣義角度講,

SoC是一個微小型系統(tǒng),如果說中央處理器(CPU)是大腦,那么SoC就是包括大腦、心臟、眼睛和手的系統(tǒng)。

國內(nèi)外學(xué)術(shù)界一般傾向?qū)oC定義為將微處理器、模擬IP核、數(shù)字IP核和存儲器(或片外存儲控制接口)集成在單一芯片上,它通常是客戶定制的,或是面向特定用途的標(biāo)準(zhǔn)產(chǎn)品。

332021SoC定義的基本內(nèi)容主要表現(xiàn)在兩方面:其一是它的構(gòu)成,其二是它形成過程。

系統(tǒng)級芯片的構(gòu)成可以是系統(tǒng)級芯片控制邏輯模塊、微處理器/微控制器CPU

內(nèi)核模塊、數(shù)字信號處理器DSP模塊、嵌入的存儲器模塊、和外部進(jìn)行通訊的接口模塊、含有ADC

/DAC

的模擬前端模塊、電源提供和功耗管理模塊,對于一個無線SoC還有射頻前端模塊、用戶定義邏輯以及微電子機械模塊,更重要的是一個SoC芯片內(nèi)嵌有基本軟件模塊或可載入的用戶軟件等。

系統(tǒng)級芯片形成或產(chǎn)生過程包含以下三個方面:1)

基于單片集成系統(tǒng)的軟硬件協(xié)同設(shè)計和驗證;

2)

再利用邏輯面積技術(shù)使用和產(chǎn)能占有比例有效提高即開發(fā)和研究IP核生成及復(fù)用技術(shù),特別是大容量的存儲模塊嵌入的重復(fù)應(yīng)用等;

3)

超深亞微米(VDSM)

、納米集成電路的設(shè)計理論和技術(shù)。

342021

SoC是半導(dǎo)體行業(yè)里專用集成電路（ASIC,ApplicationSpecificIntegratedCircuit）和知識產(chǎn)權(quán)技術(shù)領(lǐng)先廠商們的一種流行做法，SoC發(fā)展?jié)摿薮螅窍嚓P(guān)的掩膜和小尺寸器件的制作及設(shè)備成本也相當(dāng)高。因此,SoC用戶和SoC供應(yīng)商都認(rèn)為SoC可用或最終應(yīng)用范圍會比最初預(yù)期要小。同時，SoC的面市時間壓力非常大，因此許多廠商和供應(yīng)商都感到解決存儲器及混合信號集成要求的最佳方法(至少在近期)是通過封裝集成或者系統(tǒng)級封裝(SIP)技術(shù)。

3520216.8

系統(tǒng)級封裝(SiP,SyseminaPackage)

SiP又稱為系統(tǒng)集成封裝，包括用于地址子系統(tǒng)或功能集成中的封裝技術(shù)。而其最大的問題是該方法是一種剛剛出現(xiàn)的新方法，尚未得到廣泛應(yīng)用，相比之下，現(xiàn)行的組裝技術(shù)有現(xiàn)成的供貨渠道與應(yīng)用基礎(chǔ)。因此和與先進(jìn)技術(shù)相比，投資與應(yīng)用才是面臨的重大問題。362021

SiP有三種主要集成方法：