武漢紡織大學(xué)組成原理題庫

單選題

1、存儲周期是指

「存儲器的讀出時間

0存儲器進行連續(xù)讀和寫操作所允許的最短時間間隔

r存儲器的寫入時間

r存儲器進行連續(xù)寫操作所允許的最短時間間隔

2、在主存和CPU之間增加cache的目的是

「增加內(nèi)存容量

「提高內(nèi)存的可靠性

解決CPU與內(nèi)存之間的速度匹配問題

「增加內(nèi)存容量，同時加快存取速度

3、算術(shù)/邏輯運算單元74181ALU可完成：(p47)

「16種算術(shù)運算功能

「16種邏輯運算功能

Q16種算術(shù)運算功能和16種邏輯運算功能

4位乘法運算和除法運算功能

4、某機字長32位，其中1位符號位，31位表示尾數(shù)。若用定點小數(shù)表示，則最

大正小數(shù)為：

「+(1-2-32)

+(1-2-31)

2-32

2-31

(A)5、在計數(shù)器定時查詢方式下，若每次計數(shù)從0開始，則0

「設(shè)備號小的優(yōu)先級高

「設(shè)備號大的優(yōu)先級高

6每個設(shè)備使用總線的機會相同

f以上都不對

6、浮點數(shù)加、減運算過程一般包括對階、尾數(shù)運算、規(guī)格化、舍入和判溢出等步

驟。設(shè)浮點數(shù)的階碼和尾數(shù)均采用補碼表示，且位數(shù)分別為5位和7位（均含2位

符號位）。若有兩個數(shù)X=27x29/32,Y=25x5/8,則用浮點加法計算X+Y的

最終結(jié)果是（2009原題、第一章：計算機系統(tǒng)概述）

001111100010

001110100010

010000010001

0發(fā)生溢出

7、下列選項中，能縮短程序執(zhí)行時間的措施是（）（2010年原題、第五章：中央

處理器）I提高CPU時鐘頻率，II優(yōu)化數(shù)據(jù)通過結(jié)構(gòu)，III對程序進行編譯優(yōu)

化

「僅I和II

「僅I和皿

「僅n和m

QI,II,in

8、下列選項中的英文縮寫均為總路線標(biāo)準(zhǔn)的是（）（2010年原題、第六章：總線

系統(tǒng)）

PCLCRT,USB,EISA

ISA,CPI,VESA,EISA

ISA,SCSI,RAM,MIPS

cISA,EISA,PCI,PCI-Express

9、下列給出的指令系統(tǒng)特點中，有利于實現(xiàn)指令流水線的是（2011年原題、第五

章：中央處理器）

I.指令格式規(guī)整且長度一致II、指令和數(shù)據(jù)按邊界對齊存放HI、只有Load/St

ore指令才能對操作數(shù)進行存儲訪問

「僅I、II

「僅n、in

僅i、in

“i、n、ni

10、同步通信之所以比異步通信具有較高的傳輸速率，是因為:

r同步通信不需要應(yīng)答信號且總線長度比較短

r同步通信用一個公共的時鐘信號進行同步

「同步通信中，各部件存取時間比較接近

6以上各項因素的綜合結(jié)果

11＞在集中式總線仲裁中，（）方式響應(yīng)時間最快。

「鏈?zhǔn)讲樵?/p>

R獨立請求

1計數(shù)器定時查詢

「分布

12、計算機系統(tǒng)的輸入輸出接口是（）之間的交接界面。

CPU與存儲器

C存儲器與外圍設(shè)備

母主機與外圍設(shè)備

「CPU與系統(tǒng)總線

13、控制器、運算器和存儲器合起來一般稱為（）：

「I/O部件

1內(nèi)存儲器

C外存儲器

“主機

14、馮?諾依曼機工作方式的基本特點是（）：

仃按地址訪問并順序執(zhí)行指令

「精確結(jié)果處理

存儲器按內(nèi)部地址訪問

?'自動工作

15、輸入、輸出設(shè)備以及輔助存儲器一般統(tǒng)稱為（）：

?'I/O系統(tǒng)

?外圍設(shè)備

?廠外存儲器

?「執(zhí)行部件

16、計算機硬件能直接識別和執(zhí)行的語言是（）：

?「高級語言

?「匯編語言

?⑵機器語言

?r符號語言

17、采用虛擬存儲器的主要目的是

?「提高主存儲器的存取速度

?仃擴大存儲器空間，并能進行自動管理

?「提高外存儲器的存取速度

?「擴大外存儲器的存儲空間

18、某計算機有五級中斷L4?L0,中斷屏蔽字為M4M3M2MlM0,Mi=l（0<i

<4）表示對Li級中斷進行屏蔽。若中斷響應(yīng)優(yōu)先級從高到低的順序是L4-LO-L

2-L1-L3,則L1的中斷處理程序中設(shè)置的中斷屏蔽字是（2011年原題、第八

章：輸入輸出系統(tǒng)）

?'11110

?01101

?'00011

?601010

19、在集中式總線仲裁中，（）方式對電路故障最敏感。

菊花鏈方式

.獨立請求方式

「分布式

「計數(shù)器定時查詢方式

20、計算機使用總線結(jié)構(gòu)的主要優(yōu)點是便于實現(xiàn)積木化，同時：

「減少了信息傳輸量

「提高了信息傳輸?shù)乃俣?/p>

⑸減少了信息傳輸線的條數(shù)

「加重了CPU的工作量

21、下列數(shù)中最小的數(shù)為。:

101001B(表示41D)

’52Q(表示42D)

①29D

233H(563D)

22、一個8位二進制整數(shù)，采用補碼表示，且由3個、'1”和5個"0"組成，則其最

小值是()：

--127

「-32

0-125

「-3

23、若某數(shù)x的真值為-O.IOIO,在計算機中該數(shù)表示為1.0110,則該數(shù)所用的

編碼方法是()碼：(負數(shù)在計算機中用補碼表示)

r原

行補

r反

移

24、某數(shù)在計算機中用8421BCD碼表示為011110001001,其真值是：

?789D

?789H

?1887D

?廣11U0001001B

25、下面說法正確的是

?「半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶

?「半導(dǎo)體RAM屬揮發(fā)性存儲器，而靜態(tài)的RAM存儲信息是非揮發(fā)性的

?s靜態(tài)RAM、動態(tài)RAM都屬揮發(fā)性存儲器，斷電后存儲的信息將消失

?'ROM不用刷新，且集成度比動態(tài)RAM高，斷電后存儲的信息將消失

26、存儲單元是指：

?「存放一個二進制信息位的存儲元

?「存放一個機器字的所有存儲元集合

?仃存放一個字節(jié)的所有存儲元集合

?「存放兩個字節(jié)的所有存儲元集合

27、系統(tǒng)總線中地址線的功能是：

?「選擇主存單元地址

?「選擇進行信息傳輸?shù)脑O(shè)備

?「選擇外存地址

?④指定主存和I/O設(shè)備接口電路的地址

28、采用串行接口進行7位ASCII碼傳送，帶有I位奇校驗位，I位起始位和1

位停止位，當(dāng)傳輸率為9600波特時，字符傳送速率為：（用所給的波特率除以7+1

+1+1）

?6960

?：873.

1372

480

29、采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)就要占用一個（C）的時間。

「指令周期B,機器周期C.存儲周期D.總線周期

30、在中斷響應(yīng)過程中，（）操作可以通過執(zhí)行程序?qū)崿F(xiàn)。

r關(guān)中斷

「保護斷點

汴保護現(xiàn)場

C讀取中斷向量

31、下列陳述中正確的是：

「在DMA周期內(nèi)，CPU不能執(zhí)行程序

r中斷發(fā)生時，CPU首先執(zhí)行入棧指令將程序計數(shù)器內(nèi)容保護起來

'DMA傳送方式中，DMA控制器每傳送一個數(shù)據(jù)就竊取一個指令周期

“輸入輸出操作的最終目的是要實現(xiàn)CPU與外設(shè)之間的數(shù)據(jù)傳輸

32、中斷向量地址是：

r子程序入口地址

「中斷服務(wù)程序入口地址

中斷服務(wù)程序入口地址指示器

33、在關(guān)中斷狀態(tài)，不可響應(yīng)的中斷是：

Q可屏蔽中斷

「硬件中斷

「軟件中斷

「不可屏蔽中斷

34、為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的方法是采用：

「通用寄存器

堆棧

f存儲器

r外存

35、float型數(shù)據(jù)通常用IEEE754單精度浮點數(shù)格式表示。若編譯器將float型

變量x分配在一個32位浮點寄存器FR1中，且x=-8.25,則FR1的內(nèi)容是（20

11年原題、第二章：運算方法和運算器）

分析過程：x=-8.25=-1000.01b=-1.00001b*2^3；MIEEE754的32位浮

點數(shù)格式：S=l;E=e+127=3+127=130=82H;位數(shù)LM中的M=0000100

0000000000000000（23位），所以FR1的內(nèi)容為110000010000010

0000000000000000b=C104000H

%C1040000H

C2420000H

C1840000H

C1C20000H

36、假定有4個整數(shù)用8位補碼分另！|表示rl=FEH,r2=F2H,r3=90H,r4=F

8H,若將運算結(jié)果存放在一個8位寄存器中，則下列運算會發(fā)生溢出的是（）（2

010年原題、第二章：運算方法和運算器）

rlxr2

「r2xr3

6rlxr4

廣r2xr4

37、下列外存中，屬于順序存取存儲器的是：

『U盤

「硬盤

出磁帶

「光盤

38、顯示器的顏色數(shù)為256色，則刷新存儲器每個單元的字長應(yīng)該為：

’256位

8位

?'7位

?「16位

39、CRT的顏色數(shù)為256色，則刷新存儲器每個單元的字長應(yīng)該為：（2,8=256）

?256位

?G8位

?r7位

?16位

40、指令的尋址方式有順序和跳躍兩種，采用跳躍尋址方式，可以實現(xiàn)（）

?「堆棧尋址

?「程序的條件轉(zhuǎn)移

?「程序的無條件轉(zhuǎn)移

?仃程序的條件轉(zhuǎn)移或無條件轉(zhuǎn)移

41、float型數(shù)據(jù)通常用IEEE754單精度浮點數(shù)格式表示.若編譯器將float型變

量x分配在一個32位浮點寄存器FR!

中，且x=-8.25z則FR1的內(nèi)容是（）

?；C1040000H

?"C2420000H

?C1840000H

?「C1C20000H

42、不屬于ALU的部件有（）

?r加法器或乘法器

?「移位器

?「邏輯運算部件

?指令寄存器

43、處理器中的ALU采用（）來實現(xiàn)

?1時序電路

?“組合邏輯電路

?「控制電路

?「模擬電路

44、當(dāng)且僅當(dāng)（）發(fā)生時，稱為浮點數(shù)溢出（上溢）

?Q階碼上溢

?「尾數(shù)上溢

?「尾數(shù)與階碼同時上溢

?「尾數(shù)或階碼上溢

45、某浮點數(shù)采用IEEE754單精度格式表示為C5I00000H,則該數(shù)的值是（）

（注:選項中[]內(nèi)的值為上標(biāo)）

?'-1.125*2[10]

?門-1.125*2[11]

?"-0.125*2[10]

?'-0.125*2[11]

46、一個C語言程序在一臺32位機器上運行。程序中定義了三個變量x、y和z,

其中x和z為int型，y為short型。當(dāng)x=127,y=-9時，執(zhí)行賦值語句z=x+

y后，x、y和z的值分別是（2009原題、第二章：運算方法和運算器）

?1x=0000007FH,y=FFF9H,z=00000076H

x=0000007FH,y=FFF9H,z=FFFF0076H

[x=0000007FH,y=FFF7H,z=FFFF0076H

cx=0000007FH,y=FFF7H,z=00000076H

47、馮?偌依曼計算機中指令和數(shù)據(jù)均以二進制形式存放在存儲器中，CPU區(qū)分它

們的依據(jù)是（2009原題、第一章：計算機系統(tǒng)概述）（pl52,在來考慮上一節(jié)….）

「指令操作碼的譯碼結(jié)果

指令和數(shù)據(jù)的尋址方式

指令周期的不同階段

?,指令和數(shù)據(jù)所在的存儲單元

48、某SRAM芯片，存儲容量為64Kxi6位，該芯片的地址線和數(shù)據(jù)線數(shù)目為:

（2人16=64,故需要16根地址線）

?「64,16

?-16,64

?'64,8

?''16,16

49、計算機系統(tǒng)中的存貯器系統(tǒng)是指：

?'RAM存貯器

?’ROM存貯器

?「主存貯器

?“內(nèi)存貯器和外存貯器

50、交叉存儲器實質(zhì)上是一種（）存儲器，它能執(zhí)行獨立的讀寫操作

?3多模塊，并行

?「多模塊，串行

?「整體式，并行

?「整體式，串行

51、相聯(lián)存儲器是按（）進行尋址的存儲器

?1地址指定方式

?r堆棧存取方式

?谷、內(nèi)容指定方式

?1地址指定與堆棧存取方式結(jié)合

52、單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外，另

一個經(jīng)常需采（）

?r堆棧尋址方式

?「立即尋址方式

?“隱含尋址方式

?「間接尋址方式

53、寄存器間接尋址方式中，操作數(shù)處在（）

?通用寄存器

?「堆棧

?「主存儲器

?「程序計數(shù)器

54、計算機的外圍設(shè)備是指：

?「輸入/輸出設(shè)備

?「外存設(shè)備

?「通信設(shè)備

?仃除主機外的其他設(shè)備

55、假定一臺計算機的顯示存儲器用DRAM芯片實現(xiàn)，若要求顯示分辨率為160

0x1200,顏色深度為24位，幀頻為85HZ,顯示總帶寬的50%＞用來刷新屏幕,

則需要的顯存總帶寬至少約為（）（2010年原題、第七章：外圍設(shè)備）

?245Mbps

?979Mbps

?1958Mbps

?，7834Mbps

56、單級中斷系統(tǒng)中，中斷服務(wù)程序執(zhí)行順序是（）（2010年原題、第八章：輸

入輸出系統(tǒng)）

I保護現(xiàn)場II開中斷m關(guān)中斷iv保存斷點v中斷事件處理

VI恢復(fù)現(xiàn)場vn采訪中斷返回

?6i-*v-vi-n-*vn

.「n-i-*v-vn

I1I-IV-V-VI-VD

.（N-JVfVifVn

57、下列不會引起指令流水阻塞的是（）（2010年原題、第五章：中央處理器）

?‘?dāng)?shù)據(jù)旁路

?「數(shù)據(jù)相關(guān)

?「條件轉(zhuǎn)移

?r資源沖突

58、下列寄存器中，匯編語言程序員可見的是（）（2010年原題、第五章：中央

處理器）

?「存儲器地址寄存器（MAR）

?、程序計數(shù)器（PC）

?「存儲器數(shù)據(jù)寄存器（MDR）

?「指令寄存器（IR）

59、下列命令組合情況中，一次訪存過程中，不可能發(fā)生的是（）（2012年原題、

第三章：存儲系統(tǒng)）

?TLB未命中，Cache未命中，Page未命中

?TLB未命中，Cache命中，Page命中

?TLB命中，Cache未命中，Page命中

?"TLB命中，Cache命中，Page未命中

60、下列有關(guān)RAM和ROM的敘述中，正確的是（）（2010年原題、第三章：

存儲系統(tǒng)）

IRAM是易失性存儲器，ROM是非易失性存儲器IIRAM和ROM都采用隨

機存取方式進行信息訪問IIIRAM和ROM都可用作CacheIVRAM和

ROM都需要進行刷新

?④僅I和n

?「僅II和in

僅Ln,ni

僅n,in,iv

61、假定用若干個2kx4位芯片組成一個8kx8位存儲器，則地址0B1FH所在芯

片的最小地址是()(2010年原題、第三章：存儲系統(tǒng))

0000H

0600H

0700H

出0800H

62、假定變量i,f,d數(shù)據(jù)類型分別為int,floatdouble(int用補碼表示，f

loat和double分別用IEEE754單精度和雙精度浮點數(shù)據(jù)格式表示)，已知i=7

85,f=1.5678E3,d=1.5E100,若在32位機器中執(zhí)行下列關(guān)系表達式，則結(jié)

果為真是()(2010年原題、第二章：運算方法和運算器)

(I)i==(int)(float)I(II)f==(float)(int)f(HI)f==(float)(do

uble)f(IV)(d+f)-d==f

r僅I和II

r僅i和in

仃僅n和ni

1僅HI和IV

63、下列選項中，能引起外部中斷的事件是(2009年原題、第八章：輸入輸出系

統(tǒng))

仃鍵盤輸入

1除數(shù)為0

r浮點運算下溢

r訪存缺頁

64、一般機器周期的時間是根據(jù)()來規(guī)定的。

仃主存中讀取一個指令字的時間

「主存中讀取一個數(shù)據(jù)字的時間

主存中寫入一個數(shù)據(jù)字的時間

主存中讀取一個數(shù)據(jù)字的時間

65、存放微程序的控制存儲器稱為:

「高速緩沖存儲器

控制存儲器

虛擬存儲器

f主存儲器

66、以下敘述中正確描述的句子是：

⑤同一個CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作

'同一個CPU周期中，可以并行執(zhí)行的微操作叫相交性微操作

「同一個CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作

「同一個CPU周期中，可以并行執(zhí)行的微操作叫排他性微操作

67、計算機操作的最小時間單位是：

1時鐘周期（計算機工作的最小時間）

指令周期

“CPU周期（有的試題中選擇時鐘周期）

「微指令周期

68、下列部件中不屬于控制器的是：

"IR（指令寄存器）

操作控制器

'PC（程序計數(shù)器）

"PSW（狀態(tài)條件寄存器）

69、同步控制是：

「只適用于CPU控制的方式

只適用于外圍設(shè)備控制的方式

?“由統(tǒng)一時序信號控制的方式

?「所有指令執(zhí)行時間都相同的方式

70、在CPU中跟蹤指令后繼地址的寄存器是：

?‘MAR（指針寄存器）

?PC

?IR

?PSW

71、采用DMA方式傳遞數(shù)據(jù)時，每傳送一個數(shù)據(jù)就要占用一個時間。

?「指令周期

?一時鐘周期

?「機器周期

?存儲周期

72、某計算機處理器主頻為50MHz,采用定時查詢方式控制設(shè)備A的I/O,查詢

程序運行一次所用的時鐘周期數(shù)至少為500,在設(shè)備A工作期間，為保證數(shù)據(jù)不丟

失,每秒需對其查詢至少200次，則CPU用于設(shè)備A的I/O的時間占整個CPU

時間的百分比至少是（2011年原題、第八章：輸入輸出系統(tǒng)）

?0.02%

?0.05%

?''0.20%

?0.50%

73、指令系統(tǒng)中采用不尋址方式的目的主要是（）

?「實現(xiàn)存儲程序和程序控制

?8縮短指令長度，擴大尋址空間，提高編程靈活性

?「可以直接訪問外存

?「提供擴展操作碼的可能并降低指令譯碼難度

74、在系統(tǒng)總線的數(shù)據(jù)線上，不可能傳輸?shù)氖牵?011年原題、第六章：總線系統(tǒng)）

.指令

r操作數(shù)

仃握手（應(yīng)答）信號

r中斷類型號

75、假定不采用Cache和指令預(yù)取技術(shù)，且機器處于''開中斷"狀態(tài)，則在下列有

關(guān)指令執(zhí)行的敘述中，錯誤的是（2011年原題、第八章：輸入輸出系統(tǒng)）

「每個指令周期中CPU都至少訪問內(nèi)存一次

「每個指令周期一定大于或等于一個CPU時鐘周期

空操作指令的指令周期中任何寄存器的內(nèi)容都不會被改變（錯誤:會自動加1）

r當(dāng)前程序在每條指令執(zhí)行結(jié)束時都可能被外部中斷打斷

76、下列給出的指令系統(tǒng)特點中，有利于實現(xiàn)指令流水線的是（2011年原題、第

四章：指令系統(tǒng)）

I.指令格式規(guī)整且長度一致II、指令和數(shù)據(jù)按邊界對齊存放卬、只有Load/St

ore指令才能對操作數(shù)進行存儲訪問

「僅I、n

「僅n、m

「僅i、in

ci、n、in

77、某機器有一個標(biāo)志寄存器，其中有進位/借位標(biāo)志CF、零標(biāo)志ZF、符號標(biāo)志

SF和溢出標(biāo)志OF,條件轉(zhuǎn)移指令bgt（無符號整數(shù)比較大于時轉(zhuǎn)移）的轉(zhuǎn)移條件

是（2011年原題、第五章：中央處理器）

CF+OF=1

r/SF+ZF=1

C/（CF+ZF）=1

「/（CF+SF）=1

78、偏移尋址通過將某個寄存器內(nèi)容與一個形式地址相加而生成有效地址。下列尋

址方式中，不、屬于偏移尋址方式的是（2011年原題、第四章：指令系統(tǒng)）

?“間接尋址

?r基址尋址

?「相對尋址

?「變址尋址

79、某計算機存儲器按字節(jié)編址，主存地址空間大小為64MB,現(xiàn)用4MX8位的

RAM芯片組成32MB的主存儲器，則存儲器地址寄存器MAR的位數(shù)至少是（20

11年原題、第三章：存儲系統(tǒng)）

?「22位

?「23位

?「25位

?⑤26位（2A26=64）

80、下列各類存儲器中，不采用隨機存取方式的是（2011年原題、第三章：存儲

系統(tǒng)）

?EPROM

?"CDR0M（光盤，采用串行存取方式）

?'DRAM

?SRAM

81、下列選項中，描述浮點數(shù)操作速度指標(biāo)的是（2011年原題、第二章：運算方

法和運算器）

?廠MIPS

?「CPI

?rIPC

?值MFLOPS

82、假設(shè)某計算機的存儲系統(tǒng)由Cache和主存組成。某程序執(zhí)行過程中訪存工00

0次，其中訪問Cache缺失（未命中）50次，則Cache的命中率是（2009年原

題、第三章：存儲系統(tǒng)）

5%

9.5%

50%

“95%（950/1000）

83、假設(shè)某系統(tǒng)總線在一個總線周期中并行傳輸4字節(jié)信息，一個總線周期占用2

個時鐘周期，總線時鐘頻率為10MHz,則總線帶寬是（2009年原題、第六章：總

線系統(tǒng)）

「10MB/S

20MB/S

40MB/S

80MB/S

84、相對于微程序控制器，硬布線控制器的特點是（2009年原題、第五章：中央

處理器）

「指令執(zhí)行速度慢，指令功能的修改和擴展容易

f指令執(zhí)行速度慢，指令功能的修改和擴展難

「指令執(zhí)行速度快，指令功能的修改和擴展容易

'?指令執(zhí)行速度快，指令功能的修改和擴展難

85、某計算機的指令流水線由四個功能段組成，指令流經(jīng)各功能段的時間（忽略各

功能段之間的緩存時間）分別為90ns、80ns、7011s和60ns,則該計算機的CP

U時鐘周期至少是（2009年原題、第五章：中央處理器）

尸90ns

80ns

70ns

60ns

86、下列關(guān)于RISC的敘述中，錯誤的是（2009年原題、第五章：中央處理器）

RISC普遍采用微程序控制器

RISC大多數(shù)指令在一個時鐘周期內(nèi)完成

RISC的內(nèi)部通用寄存器數(shù)量相對CISC多

’RISC的指令數(shù)、尋址方式和指令格式種類相對CISC少

87、某機器字長16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對尋址，由兩個字節(jié)組

成，第一字節(jié)為操作碼字段，第二字節(jié)為相對位移量字段。假定取指令時，每取一

個字節(jié)PC自動加若某轉(zhuǎn)移指令所在主存地址為2000H,相對位移量字段的內(nèi)

容為06H,則該轉(zhuǎn)移指令成功轉(zhuǎn)移后的目標(biāo)地址是（2009年原題、第四章：指令

系統(tǒng)）

2006H

2007H

Q2008H

2009H

88、某計算機主存容量為64KB,其中ROM區(qū)為4KB,其余為RAM區(qū)，按字節(jié)

編址?，F(xiàn)要用2KX8位的ROM芯片和4KX4位的RAM芯片來設(shè)計該存儲器，則

需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是（2009年原題、第三章：存儲

系統(tǒng)）

1,15

2,15

「1,30

⑤2,30

89、浮點數(shù)加、減運算過程一般包括對階、尾數(shù)運算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點數(shù)的階碼

和尾數(shù)均采用補碼表示，且位數(shù)分別為5位和7位（均含2位符號位）。若有兩個數(shù)X=27x29/32,Y

=25x5/8,則用浮點加法計算X+Y的最終結(jié)果是（2009原題、第二章：運算方法和運算器）

001111100010

001110100010

010000010001

出發(fā)生溢出

90、在C程序中,int類型的變量x的值為-1088。程序執(zhí)行時，x先被存放在16

位的寄存器R1中，然后被算術(shù)右移4位。則此時R1中的內(nèi)容以16進制表示是

（）

'FBCOH

⑤FFBCH

OFBCH

87BCH

91、補碼表示的8位二進制定點小數(shù)所能表示數(shù)值的范圍是（）

6-1.OOOOOOOB~O.1111111B

-O.1111U1B~1.OOOOOOOB

r-l.OOOOOOOB~l.OOOOOOOB

92、在定點小數(shù)計算機中，（）的原碼與補碼相同.

r-0.5

「1

仃-0.1

「-1

93、下列數(shù)中最大的是（）

6100000006（128）

「1250（85）

「10000110（BCD石馬）

55H（85）

94、用某個寄存器的值做操作數(shù)地址的尋址方式稱為（）尋址。

「直接

r間接

「寄存器

6寄存器間接

95、堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP所指示的棧

頂單元，如果進棧的操作是：（A）-〉MSP,（SP）-l->SP,那么出棧的操作應(yīng)為：

(MSP)-)A,(SP)+l->SP

(SP)+l->SP,(MSP)-)A

(SP)-l-)SP,(MSP)—〉A(chǔ)

”（MSP）->A,（SP）-l-）SP

96、變址尋址方式中，操作數(shù)的有效地址等于:

基值寄存器內(nèi)容加上形式地址（位移量）

f堆棧指示器內(nèi)容加上形式地址（位移量）

變址寄存器內(nèi)容加上形式地址（位移量）

「程序記數(shù)器內(nèi)容加上形式地址（位移量）

97、從以下有關(guān)RISC的描述中，選擇最合適的答案。

采用RISC技術(shù)后，計算機的體系結(jié)構(gòu)又恢復(fù)到早期的比較簡單的情況。

“為了實現(xiàn)兼容，新設(shè)計的RISC,是從原來CISC系統(tǒng)的指令系統(tǒng)中挑選一部分

實現(xiàn)的。

RISC的主要目標(biāo)是減少指令數(shù)，提高指令執(zhí)行效率。

RISC設(shè)有乘、除法指令和浮點運算指令。

98、某計算機的Cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊）。

每個主存塊大小為32字節(jié)，按字節(jié)編址。主存129號單元所在主存塊應(yīng)裝入到的

Cache組號是（2009原題、第三章：存儲系統(tǒng)）

r0

2

4

6

99、一個C語言程序在一臺32位機器上運行。程序中定義了三個變量X、y和z,

其中x和z為int型，y為short型。當(dāng)x=127,y=-9時，執(zhí)行賦值語句z=x+

y后，x、y和z的值分別是（2009原題、第一章：計算機系統(tǒng)概述）

?'x=0000007FH,y=FFF9H,z=00000076H

?「x=0000007FH,y=FFF9H,z=FFFF0076H

?rx=0000007FH,y=FFF7H,z=FFFF0076H

?x=0000007FH,y=FFF7H,z=00000076H

100.在集中式總線仲裁中，（）方式相應(yīng)最快。

?「鏈?zhǔn)讲樵?/p>

?行獨立請求

?1計數(shù)器定時查詢

?r不能確定

101,系統(tǒng)總線是指0

?r運算器、控制器、寄存器之間的連接部件

?「運算器、寄存器、主存之間的連接部件

?「運算器、寄存器、外圍設(shè)備之間的連接部件

?0CPU、主存、外圍設(shè)備之間的連接部件

102、若浮點數(shù)尾數(shù)用補碼表示，則判斷運算結(jié)果是否為規(guī)格化數(shù)的方法是：

?r階符與數(shù)符相同為規(guī)格化數(shù)

?r階符與數(shù)符相異為規(guī)格化數(shù)

?1?數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相異為規(guī)格化數(shù)

?「數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相同為規(guī)格。。數(shù)

判斷題

103、為相互兼容，方便系統(tǒng)擴展，采用了通用I/O標(biāo)準(zhǔn)接口

?宕對

?「錯

104,微程序控制器屬于存儲邏輯型，以微程序解釋執(zhí)行機器指令，采用存儲邏輯

技術(shù)實現(xiàn)。

?“對

?r錯

105,微命令指控制部件通過控制線向執(zhí)行部件發(fā)出的各種控制命令，是構(gòu)成控制

信號序列的最小單位。

?⑥對

?「錯

106、光盤的優(yōu)點是存儲容量較大、耐用、易保存等。

?：對

?「錯

107、磁盤的找道時間和等待時間是隨機的，所以一般取隨機時間。

?「對

?6錯

108、磁盤的存取時間包括找道時間、等待時間和讀寫時間。

?宕對

?「錯

109.位密度是指磁道單位長度上能記錄的二進制位數(shù)。

?口對

?r錯

工10、道密度是指沿磁盤半徑方向單位長度上的磁道數(shù)。

?廿對

?「錯

111＞常見的打印機分為：點陣針式打印機、激光打印機、噴墨打印機。

??對

?「錯

112.灰度級指黑白顯示器中所顯示的像素點的亮暗差別，在彩色顯示器中則表現(xiàn)

為顏色的不同?；叶燃壴礁撸瑘D像層次越清楚逼真。

對

?（錯

113、分辨率指顯示器所能表示的像素個數(shù)，像素越密，分辨率越高，圖像越模糊。

?r對

?口錯

114.波特是信號傳輸速度的單位，波特率等于每秒內(nèi)線路狀態(tài)的改變次數(shù)。120

0波特率即指信號能在1秒鐘內(nèi)改變1200次值。

?⑤對

?「錯

115,存儲元存儲八位二進制信息，是計算機存儲信息的最小單位。

?C對

?6錯

116,存儲器帶寬指單位時間里存儲器所存取的信息量，是衡量數(shù)據(jù)傳輸?shù)闹匾?/p>

標(biāo)。常用單位有：位/秒或字節(jié)/秒。

?廿對

?「錯

117.Cache主要強調(diào)大的存儲容量，以滿足計算機的大容量存儲要求。

?「對

?宕錯

118,外存（輔存）主要強調(diào)快速存取，以便使存取速度與CPU速度相匹配。

?r對

?⑥錯

119、計算機存儲器功能是記憶以二進制形式表示的數(shù)據(jù)和程序。

?"對

?「錯

120.ASCII碼即美國國家信息交換標(biāo)準(zhǔn)代碼。標(biāo)準(zhǔn)ASCII碼占9位二進制位，

共表示512種字符。

對

r.錯

121,引入浮點數(shù)的目的是在位數(shù)有限的前提下，擴大數(shù)值表示的范圍。

6對

r錯

122、機器碼是信息在計算機中的二進制表示形式。

與對

r錯

123、分時傳送即指總線復(fù)用或是共享總線的部件分時使用總線。

⑵對

r錯

124、實現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步是計算機接口的主要

功能之一。

仃對

r錯

125、總線帶寬是衡量總線性能的重要指標(biāo)，它定義了總線本身所能達到的最高傳

輸速率（但實際帶寬會受到限制）。

行對

r錯

126、指令流水線中主要存在三種相關(guān)沖突：資源相關(guān)、數(shù)據(jù)相關(guān)及控制相關(guān)。

佝對

「錯

127、并發(fā)性指兩個或兩個以上事件在同一時間間隔內(nèi)發(fā)生。

才對

「錯

128、硬布線控制器的缺點：增加了到控存中讀取微指令的時間，執(zhí)行速度慢。

「對

錯

129、微程序控制器的優(yōu)點：規(guī)整性、靈活性、可維護性強。

?"對

?「錯

130,微操作是執(zhí)行部件接受微命令后所進行的操作，是計算機硬件結(jié)構(gòu)中最基本

的操作。

??對

?「錯

131,引入操作數(shù)尋址方式目的有：縮短指令長度、擴大尋址范圍、提高編程靈活

性等。

?⑸對

?r錯

132、指令系統(tǒng)指一臺計算機中所有機器指令的集合，是表征計算機性能的重要因

素。

?8對

?「錯

133、若某計算機字代表一條指令或指令的一部分，則稱數(shù)據(jù)字。

?r對

?何錯

134、若某計算機字是運算操作的對象，即代表要處理的數(shù)據(jù)，則稱指令字。

?C對

?口錯

135、數(shù)字計算機的特點：數(shù)值由數(shù)字量（如二進制位）來表示，運算按位進行。

?宕對

?「錯

136、模擬計算機的特點：數(shù)值由連續(xù)量來表示，運算過程是連續(xù)的。

?"對

?「錯

137、時鐘周期是CPU處理操作的最大時間單位。

?(對

?6錯

138、地址寄存器用于存放當(dāng)前執(zhí)行的指令碼，供進行指令譯碼。

?r對

.作錯

139、DMA控制器即采用DMA方式的外設(shè)與系統(tǒng)總線之間的接口電路。

??對

?1錯

140、中斷處理過程為：中斷請求f中斷源識別判優(yōu)f中斷響應(yīng)一中斷處理一中斷

返回

?0對

?C錯

141,程序計數(shù)器用于存放CPU正在執(zhí)行的指令的地址。

?r對

?a錯

142、指令寄存器用于保存當(dāng)前CPU所要訪問的內(nèi)存單元的地址。

?r對

.c錯

143、CPU將部分權(quán)力下放給通道，由通道實現(xiàn)對外設(shè)的統(tǒng)一管理，并負責(zé)外設(shè)與

內(nèi)存間的數(shù)據(jù)傳送。

?仃對

?「錯

填空題

144、在一個16位的總線系統(tǒng)中，若時鐘頻率是100MHz,總線的周期為5個時鐘

周期，則總線帶寬是?w—(pl86設(shè)總線帶寬用Dr表示，總線時鐘周期用T

表示，一個總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得：Dr=D/T即可算出帶

145、請在括號內(nèi)填入適當(dāng)答案。在CPU中：（1）保存當(dāng)前正在執(zhí)行的指令的寄

存器是I指令寄存器";（2）保存當(dāng)前正要執(zhí)行的指令地址的寄存器是I程序計數(shù)器,（3）

算術(shù)邏輯運算結(jié)果通常放在I通用寄存器和|數(shù)據(jù)緩沖寄有

146、硬布線器的設(shè)計方法是：先畫出I指令周期流程圖，再利用I布爾代數(shù)寫出

綜合邏輯表達式，然后用?門電路和觸方等器件實現(xiàn)。

147.微程序控制器由歷時、樂麗、『前三大部分組成，其中

聲時是ROM存儲器，用來存放即一。

148、流水CPU中的主要問題是：相關(guān)、相關(guān)和

相關(guān)。

149、并行處理技術(shù)主要有三種形式：尸并行、尸并行和

時間及空間

并行。

150、微程序設(shè)計技術(shù)是利用產(chǎn)方法設(shè)計?控制器的一門技術(shù)，具有規(guī)

整性、?靈活性、可維護性等一系列優(yōu)點。

151、微指令格式中，微指令的編碼通常采用以下三種方式：1直接表示法J編碼表示法

和I混合表示法

152、由于數(shù)據(jù)通路之間的結(jié)構(gòu)關(guān)系，微操作可分為?相容性一和?相斥性一兩種。

153、在程序執(zhí)行過程中，控制器控制計算機的運行總是處于?取指令一、分析指

令和I執(zhí)行指令的循環(huán)當(dāng)中。

154、CPU從主存取出一條指令并執(zhí)行該指令的時間叫嚴麗一，它常用若干個

尸來表示，而后者又包含若干個萬麗

155、CPU的四個主要功能是『L、三就「、尸而所和『L。

156、目前的CPU包括I控制器、I運算器和CACHE。

157、移碼表示法主要用于表示「“點

數(shù)的階碼E,以利于比較兩個數(shù)指數(shù)的

大小和三操作。

158、（26H或63H）異或1350的值為F。

159、為了提高運算器的速度，可以采用嚴進位、尸板乘除法、流

水線等并行措施。

160、顯示設(shè)備工作時，為了不斷提供刷新圖像的信號，必須把幀圖像信息存儲在

存儲器中。

161、按讀寫性質(zhì)劃分，光盤可以分為尸荻型光盤、L型光盤和

尸型光盤三種。

162、磁盤上訪問信息的最小物理單位是?記錄塊'扇1

163、漢字在輸入時采用?漢字輸入新,在存儲時采用?漢字機內(nèi)碼，在顯示或打印時

采用嚴畫

164、顯示器上構(gòu)成圖像的最小單元或圖象中的一個點稱為嚴，磁盤記錄

面上的一系列同心圓稱為「^造0

165、地址碼表示I操作數(shù)的地，以其數(shù)量為依據(jù)，可以將指令分為I零地址指令、

尸k和尸時等幾種。

166、二地址指令中，操作數(shù)的物理位置有三種型式，分別是?寄存器寄存型、

I寄存器-存儲型和|存儲器-存儲:型。

167、堆棧是一種特殊的尋址方式，它采用?先進后出原理。按結(jié)構(gòu)不

同分為后=堆棧和師L堆棧。

168、形成操作數(shù)地址的方式，稱為?數(shù)據(jù)尋址方式。操作數(shù)可以放在尸1寄

存器、n5^寄存器、和r1西中。

169、形成指令地址的方式，稱為「方式，有師尋址和正

尋址兩種。

17。、指令字長度分為尸―、尸廣、產(chǎn)L三種形式。

171、指令格式是指令用I二進制代碼和表示的結(jié)構(gòu)形式，指令格式由I操作碼一字

段和I地址碼一兩字段組成。

172、指令系統(tǒng)是表征一臺計算機「^靛的重要因素，它的「^版和

尸施不僅直接影響到機器的硬件結(jié)構(gòu)，也影響到?系統(tǒng)硬件一。

173、設(shè)機器數(shù)字長為8位（含1符號位），若機器數(shù)為81H（十六進制），當(dāng)它分別

代表原碼、補碼、反碼和移碼時，等價的十進制整數(shù)分別為「、尸、

尸一和n

I操作系統(tǒng)

174、系統(tǒng)軟件包括：服務(wù)程序、語言程序、?、數(shù)據(jù)庫管理系統(tǒng)。

175、DRAM存儲器的刷新一般有I集中式一、1分散式一和I異步式—三種方式，

之所以刷新是因為I有電荷泄露‘.

176、虛擬存儲器只是一個容量非常大的存儲器模型，不是任何實際的

存儲器，按照主存-外存層次的信息傳送單位不同，虛擬存儲器有

r?式、式和式三類。

177、虛擬存儲器指的是?主存外存層次,它給用戶提供了一個比實際空

間大得多的?虛擬地址空間。

178、主存與CACHE的地址映射有?全相連一、1"^、1組相連一三種方式。

179、雙端口存儲器和多模塊交叉存儲器屬于產(chǎn)存儲器結(jié)構(gòu)，前者采用

下k技術(shù)，后者采用尸k技術(shù)。

180、CPU能直接訪問由?c—和|內(nèi)存,但不能直接訪問I外存。

181、存儲器的技術(shù)指標(biāo)主要有尸容廠、尸「和四

182、對存儲器的要求是,?速度快,?成本低,為了解決這三方

面的矛盾，計算機采用「多級存儲—和體系結(jié)構(gòu)。

183、在總線上，由一個主方向多個從方進行寫操作稱為尸^；多個從方的

數(shù)據(jù)在總線上完成AND或OR操作稱為「藻o

184、一個較完善的指令系統(tǒng)應(yīng)包含：「數(shù)據(jù)傳送類指令，?算術(shù)運算類指令，

I邏輯運算類指令，程序控制類指令，I/O類指令，字符串類指令，系統(tǒng)控制類指

令等。

185、根據(jù)操作數(shù)所在位置，指出其尋址方式（填空）：（1）操作數(shù)在寄存器中，

為I尋址方式。（2）操作數(shù)地址在寄存器，為I尋址方式。

（3）操作數(shù)在指令中，為而尋址方式。（4）操作數(shù)地址（主存）在指令

中，為尸尋址方式（5）操作數(shù)的