計算機系統(tǒng)設(shè)計智慧樹知到期末考試答案章節(jié)答案2024年長安大學

計算機系統(tǒng)設(shè)計智慧樹知到期末考試答案+章節(jié)答案2024年長安大學邏輯運算：1XOR1的結(jié)果是0,0XOR0的結(jié)果是1

答案:錯VHDL語法要素與軟件編程語言（如C語言）是完全相同的

答案:錯計數(shù)器是最常見的寄存器邏輯電路，分為非同步計數(shù)器和異步計數(shù)器

答案:錯靜態(tài)隨機存儲器中的內(nèi)容可以永久保存

答案:錯PLD是ProgrammableLogicDevice,可編程邏輯器件的縮寫

答案:對指令格式一般由操作碼+地址碼組成

答案:對16K字節(jié)的存儲芯片構(gòu)成64K空間的存儲器共需4片

答案:對下列4個VHDL標識符中正確的是

答案:X_16在一個VHDL設(shè)計中idata是一個信號，數(shù)據(jù)類型為std_logic_vector,試指出下面哪個賦值語句是錯誤的

答案:idata<=B”26”計算機部件技術(shù)不包括以下哪一項技術(shù)

答案:訪存技術(shù)某數(shù)據(jù)段位于70000起始的存儲區(qū)，若該段的長度為64KB，其末地址為

答案:7FFFFH進程中的變量賦值語句，其變量更新是（）

答案:立即完成設(shè)計計算機系統(tǒng)，以（）標準作為評判的標準

答案:性能價格比EDA基本特征是：設(shè)計人員按照“”的設(shè)計方法，對整個系統(tǒng)進行方案設(shè)計和功能劃分

答案:自頂而下（）是可以賦值的客體，在常量、變量、信號和文件四類客體的規(guī)范化書寫格式中，都要求對賦值的客體的類加以類型說明

答案:對象構(gòu)成64K*8的存儲系統(tǒng)，需要8K*1的芯片8片

答案:錯CPU主要有哪兩部分組成

答案:運算器###控制器"JMP"指令的功能是

答案:跳轉(zhuǎn)功能下列說法中正確的是：

答案:結(jié)構(gòu)體是VHDL中的次級設(shè)計單元，它用來描述一個設(shè)計的具體結(jié)構(gòu)，建立一個設(shè)計中的輸入和輸出之間的關(guān)系信號是電子電路內(nèi)部硬件實體相互連接的抽象表示

答案:對計算機的硬件系統(tǒng)基本上由運算器、控制器、存儲器、輸入\輸出接口、輸入輸出設(shè)備。其中運算器與存儲器合稱CPU

答案:錯行為描述就是對設(shè)計實體的數(shù)學模型的描述，其抽象程度遠高于結(jié)構(gòu)描述

答案:對Cache是一種快速的靜態(tài)RAM，它介于CPU與內(nèi)存之間

答案:對函數(shù)允許有幾個RRETURN語句，而且允許每一個都可以被執(zhí)行

答案:錯取指；定位，把下一個字節(jié)送入PC中，確定所要跳轉(zhuǎn)到的位置的指令是MOV

答案:錯IP核與計算機網(wǎng)絡(luò)中TCP/IP中的IP是同一個概念

答案:錯任何時序電路都以時鐘信號作為驅(qū)動信號

答案:對在VHDL語言中，凡是可以賦予一個值的客體都叫結(jié)構(gòu)體，可以分為常量、變量、信號和文件

答案:錯使用算數(shù)運算時，應(yīng)嚴格遵循賦值語句兩邊數(shù)據(jù)的位長一致

答案:錯VHDL程序設(shè)計步驟包括

答案:編譯和仿真###邏輯綜合及優(yōu)化設(shè)計###設(shè)計輸入VHDL語言中，實體說明必須以"ENTITY實體名IS"開始，以""結(jié)束

答案:END實體名設(shè)計計算機時，性能代表系統(tǒng)的使用價值，系統(tǒng)性能指標有兩類

答案:工作能力###可用性VHDL是現(xiàn)場可編程門陣列的英文縮寫

答案:錯隨機訪問存儲器RAM分為

答案:SRAM###DRAM若256KB的SRAM有8根數(shù)據(jù)線，那么它具有（）地址線

答案:18計算機系統(tǒng)由哪三大部分組成

答案:CPU###存儲器###IO系統(tǒng)以下對8255A的工作方式闡述正確的是

答案:方式0：基本型輸入輸出方式VHDL對系統(tǒng)與電路提供的最基本的描述方法有三種，不包括以下哪一種

答案:功能描述存取周期是指

答案:存儲器進行連續(xù)讀寫操作允許的最短時間間隔()是計算機最基本的特征

答案:計算嵌套的IF語句，其綜合結(jié)果可實現(xiàn)（）

答案:三態(tài)控制電路PLD系列產(chǎn)品電路設(shè)計開發(fā)流程不包括

答案:設(shè)計結(jié)果分析VHDL語言共支持四種常用庫，其中哪種庫是用戶的VHDL設(shè)計現(xiàn)行工作庫

答案:WORK庫CPU對存儲器或IO端口完成一次讀寫操作所需要的的時間成為一個（）周期

答案:總線下面的說法中，（）是正確的

答案:指令周期大于機器周期IP核在EDA技術(shù)和開發(fā)中具有十分重要的地位，IP是指（）

答案:知識產(chǎn)權(quán)測量工具在測量技術(shù)中處于中心地位，測量工具不包括以下哪一項

答案:寄存器"IN"指令屬于哪種指令

答案:輸入/輸出指令FPGA是超高速集成電路硬件描述語言

答案:錯LOOP語句用于實現(xiàn)重復操作，由FOR循環(huán)或WHILE循環(huán)組成

答案:對總線周期是指CPU執(zhí)行一條指令所需的時間

答案:錯VHDL中，拿到設(shè)計項目后，從系統(tǒng)總體項目出發(fā)自下而上逐步將設(shè)計內(nèi)容細化

答案:錯PAL器件只能一次編程

答案:對動態(tài)RAM中的內(nèi)容不消失，所以無需進行定時刷新操作

答案:錯運算器是中央處理器的重要組成部分，其功能為對數(shù)據(jù)進行加工處理

答案:對布爾類型只能進行關(guān)系運算，不能進行算數(shù)運算

答案:對SRAM是指在設(shè)計中不會變化的值，通?？梢再x值多次

答案:錯PAL和GAL器件需要使用專門的編程器編程

答案:對EPROM是指可擦除可編程隨機讀寫存儲器

答案:錯VHDL目前還不是IEEE標準

答案:錯利用硬件描述語言的硬件電路設(shè)計方法采用自下而上的設(shè)計方法

答案:錯仿真就是對所設(shè)計電路的功能的驗證

答案:對VHDL語言的運算操作包括了邏輯運算符、關(guān)系運算符、乘法運算符等，它們?nèi)叩膬?yōu)先級是相同的

答案:錯GAL器件只能一次編程

答案:錯隨機存儲器RAM主要包括SRAM和DRAM兩種

答案:對算數(shù)運算符有

答案:mod###REM、ABS###+、-、*、/微機系統(tǒng)中的存儲器可分為四級，其中存儲容量最大的是

答案:外存計算機工作中只讀不寫的存儲器是

答案:ROMI/O設(shè)備的廣義概念的范圍包括存儲外設(shè)、（）、（）等

答案:聲像處理外設(shè)###通訊外設(shè)下面對利用原理圖輸入設(shè)計方法進行數(shù)字電路系統(tǒng)設(shè)計，哪一種說法是不正確的

答案:原理圖輸入設(shè)計方法無法對電路進行功能描述時序電路的初始狀態(tài)由復位信號RESET來設(shè)置

答案:對計算機技術(shù)的內(nèi)容十分廣泛大致可分為：

答案:計算機器件技術(shù)和計算機組裝技術(shù)###計算機系統(tǒng)技術(shù)###計算機部件技術(shù)"ADD"指令的功能是

答案:加法運算在一個VHDL設(shè)計中idata是一個信號，數(shù)據(jù)類型為integer，數(shù)據(jù)范圍0to127，下面哪個賦值語句是正確的

答案:idata<=16#7#E1"MOVRA"指令屬于哪種指令

答案:訪存指令指令格式由哪兩部分順序組成

答案:操作碼+地址碼下列哪項不屬于PLD產(chǎn)品的功能描述

答案:FPLD技術(shù)一個典型的只讀存儲器的電路具有三組信號線，不包括以下哪一組信號線

答案:存儲方式輸入主存和CPU之間增加高速緩存的目的是

答案:解決CPU和主存間的速度匹配問題進程中的信號賦值語句，其信號更新是（）

答案:在進程的最后完成計算機的主內(nèi)存有3K字節(jié)，則內(nèi)存地址寄存器需（）位就足夠

答案:12下面說法中正確的是

答案:EPROM是可以改寫的，但它不能作為讀寫存儲器下列VHDL語句中，不屬于順序語句的是

答案:元件例化語句VHDL語言是一種結(jié)構(gòu)化設(shè)計語言；一個設(shè)計實體（電路模塊）包括實體與結(jié)構(gòu)體兩部分，結(jié)構(gòu)體描述

答案:器件外部特性EDA工具的重要特征之一是支持多種輸入方式，但不支持以下哪種輸入方式

答案:自然語言輸入方式采用虛擬存儲器的目的是

答案:擴大內(nèi)存的尋址空間圖靈機由三部分組成，不包括以下哪部分

答案:編譯器關(guān)于信號的使用和定義范圍要求，信號不允許出現(xiàn)地方是

答案:進程和子程序中對于信號和變量的說法，哪一個是不正確的

答案:信號用于作為進程中局部數(shù)據(jù)存儲單元在VHDL的設(shè)計庫中，除STD庫和WORK庫以外的庫均為

答案:資源庫下面關(guān)于主存儲器的敘述中，不正確的是

答案:主存儲器的讀寫操作，一次僅讀出或?qū)懭胍粋€字節(jié)以下哪一項不屬于控制和狀態(tài)寄存器

答案:數(shù)據(jù)寄存器______通常又被稱為節(jié)拍脈沖，它的周期稱作時鐘周期或T周期，是處理器處理操作的最基本單位

答案:時鐘信號時序電路的初始狀態(tài)由________重新設(shè)定來設(shè)置

答案:復位信號CPU具有8根數(shù)據(jù)線，8根地址線?？梢詧?zhí)行的機器指令包括輸入/輸出、邏輯運算、算術(shù)運算、數(shù)據(jù)傳送和跳轉(zhuǎn)

答案:對以下哪一項不屬于用戶可見寄存器

答案:存儲器緩沖寄存器只讀存儲器為____，使用時總是從中讀取數(shù)據(jù)

答案:ROMRAM（靜態(tài)RAM）是靠芯片內(nèi)部電容的電荷的有無來表示信息的。為了防止由于電容的漏電所引起的信息的丟失，就需要在一定的時間間隔內(nèi)對電容進行充電

答案:錯DRAM（動態(tài)RAM）的一位存儲單元類似于D鎖存器，數(shù)據(jù)一經(jīng)寫入，只要不關(guān)掉電源，則將一直保持有效。

答案:錯隨機訪問存儲器為RAM,斷電之后內(nèi)容將會消失

答案:錯計算機的硬件系統(tǒng)基本上由哪幾部分組成

答案:運算器、控制器###輸入/輸出設(shè)備###輸入/輸出(I/O)接口###存儲器下列哪項不屬于PLD開發(fā)工作中的硬件

答案:模擬仿真元件一個結(jié)構(gòu)體的組織結(jié)構(gòu)從”ARCHITECTURE包體名OF實體名IS”開始，以”END”結(jié)束

答案:錯在VHDL設(shè)計中，程序包由哪兩部分組成

答案:說明單元###包體說明下列哪項不屬于PLD開發(fā)工作中的軟件基本功能

答案:編譯環(huán)境搭建在VHDL設(shè)計中共有三類設(shè)計庫，下列哪項不屬于設(shè)計庫

答案:算法庫測量工具的精度一般用誤差表示。在測量中，測量所得到的量值x與被測量的真值A(chǔ)之差?x