半導體器件 金屬氧化物半導體場效應晶體管（MOSFETs）的偏置溫度不穩(wěn)定性試驗 第1部分：MOSFETs的快速偏置溫度不穩(wěn)定性試驗 編制說明

《半導體器件金屬氧化物半導體場效應晶體管（MOSFETs）的偏置溫度不穩(wěn)定性試驗第1部分：MOSFETs的快速偏置溫度不穩(wěn)定性試驗》（征求意見稿）編制說明要承辦單位為工業(yè)和信息化部電子第五研究所行業(yè)發(fā)展上，隨著集成電路工藝技術(shù)的發(fā)展，集成電路的特征線寬已縮小到5nm，并繼續(xù)向2nm延伸。在集成電路工藝技術(shù)不斷向前發(fā)展的過程中，其固有失效機理，即偏置溫度BTI是CMOS的基本退化機制之一，它指的是當在PMOS(NMOS)器件上施加一個正(負)電壓打開隨著集成電路線寬的不斷縮小，柵氧間電場強度越來越大，BTI效應產(chǎn)生的可靠性問題日益BTI試驗，優(yōu)化ULSI/VLSI的金屬互連線的加工工藝，保證加工出的ULSI/VLSI在使用壽命周國內(nèi)軍用集成電路發(fā)展需求上，目前我國軍用集成電電路承制方的工藝過程能力認證必須要求進行TCV評價，GJB7400-2011附錄B中的B.2.2.3.3提出了TCV（TechnologyCharacterizationVehicle）程序要行BTI試驗，驗證擬認證的工藝BTI失效機理的可靠性。因此，制定BTI試驗國家標準非常符合國內(nèi)集成電路產(chǎn)業(yè)發(fā)展的需求。必須要求進行TCV（TechnologyCharacterizationVehicle）的評價，GJB7400-2012021年，國標委立項了20210839-T-339《半導體器件金屬氧化物半導體場效（MOSFETs）的偏置溫度不穩(wěn)定性試驗》標準，其等同采用IEC62373:2006，2022年12月已提交送審稿。標準中的傳統(tǒng)BTl測量需要采用多點ID-VGS測量，一般需要幾秒鐘。因此，傳統(tǒng)的測量結(jié)果中包含了大量的恢復效應。本標準中的快速BTI采用單點漏極電流測量，將閾值電壓的漂移的測量時間縮短到了毫秒級，大大減輕了BTI恢復效應對測量結(jié)果的影響，是對IEC62373:2023年12月，國標委下達編制計劃，2024年1月，成立編制組，編制組成員包括檢驗試驗管理人員、長期從事MOSFET偏度不穩(wěn)定性試驗的技術(shù)研究人員和試驗成員，以及具有多年國標編制經(jīng)驗的標準化專家。2024年2月，針對IEC原文進行技術(shù)背景調(diào)研、國內(nèi)外原文，修改標準草案?？啃詸z驗方法、可靠性評價、質(zhì)量水平與國際接軌，本標準等同采用IEC62373-1:2020除編輯性修改外，本標準的結(jié)構(gòu)和內(nèi)容與IEC62373-1:2020保持一致，標準編寫符合GB/T1.1—2020《標準化工作導則第1部分：標準化文件的結(jié)構(gòu)和起草規(guī)則》、GB/T1.2—2020《標準化工作導則第2部分：以ISO/IEC標準化文件為基礎的標準化文件起草規(guī)則》能成比例地降低，這導致了柵氧間的電場強度越來越大，BTI退化越來越嚴重，直接影響到本標準的制定，將采用快速BTI的表征方法對MOSFET晶體管的BTI效應給出定量考核依快速BTI標準是BTI標準的重要補充，其考慮了BTI的恢復效應對測量結(jié)果的影響，采用單點漏極電流測量代替了BTI標準中的多點ID-VGS測量，大大減少了測量時間，顯著降低了有必要采用快速BTI標準，支撐國內(nèi)半導體器件的可靠性保障和提升。三、試驗驗證的分析、綜述報告，技術(shù)經(jīng)濟論證，預期的經(jīng)濟效益、社會度應力、三個不同的電場應力條件下進行。經(jīng)斜坡電壓擊穿試驗，確定pMOSFET器件的負柵偏置應力分別是-2.2V、-2.0V、-1.8V，試驗時的環(huán)境溫度分別為85、105和125。在負偏置圖265nmCMOS工藝NBTI），Y=-18.838+45.221X0.60.70.81/Vgs(V-1)88Y=1.2925+3040.5X0.00240.00280.0032tem(K-1)圖428nmCMOS工藝NBTI效BTI試驗的許多研究文章發(fā)表于IEEETransactionsonElectronDevices、IEEEInternationalReliabilityPhysicsSymposium、Microelectron子學、固體電子學研究與進展及各個高校的?？稀Ｗ鳛閂LSI/ULSI的重要失效機理，BTI試驗的可靠性評價仍是今后可靠性技術(shù)研究的熱已縮小到2nm，與此同時，國內(nèi)軍用集成電路的特征線寬已縮小到0.13μm，并有繼之一。要保證ULSI/VLSI集成電路在使用中的可靠性，就必須進行BTI試驗，對BTI可靠性進內(nèi)具有良好的可靠性。驗標準，以評價這些失效機理的可靠性。本標準在制定過程中，等同采用IEC62373：2006本標準具有技術(shù)適用性。目前我國軍用集成電路生產(chǎn)的質(zhì)量管理方式已從QPL向QML過渡，GJB7400-2011《合格制造廠認證用半導體集成電路制造通用規(guī)范》規(guī)定，對集成電路承制方的工藝過程能力認證必須要求進行TCV的評價。GJB7400-2011附錄B中的B.2.2.3.3提出了TCV（TechnologyCharacterizationVehicle）程序中只有可靠性試驗要求，沒有可靠性試驗方法。簽于TCV程序目前還沒有相應的國標支撐，因此本標準，可以支撐GJB7400-2011中TCV程序的開展。MOSFET測試結(jié)構(gòu)的設計與流片費用。BTI試驗是利用微電子測試結(jié)構(gòu)，通過加速壽命試驗，獲取可靠性模型參數(shù)，計算BTI壽命時間，評價BTI的可靠性。因此要進MOSFET測試結(jié)構(gòu)的試驗費用。正常工作條件下，BTI失效時間非常緩慢，壽命從幾年到應力，以加快BTI失效的發(fā)生。為了進行BTI效應的模型參數(shù)提取，需要在5個不同的應力條來，因此本標準可用于集成電路設計和生產(chǎn)單位，評價集成電路芯片中BTI的可靠性，進而評價電路的使用壽命。通過集成電路芯片中BTI壽命時間的計算，為工藝改進或設計改進提供可靠性數(shù)據(jù)，在應用，社會效益也很明顯。BTI試驗不產(chǎn)生有毒、有害氣體，對環(huán)境沒有破壞性，試驗過程中使用的電源電壓也是本標準等同采用IEC62373-1:2020《SemiconductordevicesBias-temperaturePart1:FastBTItestforMOSFET》，除編輯性修改外，本標準的結(jié)構(gòu)和內(nèi)容與IEC五、以國際標準為基礎的起草情況，以及是否合規(guī)引用或者采用國際國外——半導體器件金屬氧化物半導體場效應晶體管（MOSF驗（計劃號：20210839-T-339——半導體器件金屬氧化物半導體（MOS）晶體管的熱載流子試驗（計劃