(高清版)GBT 42209-2022 液晶顯示屏用點對點（P2P）信號接口 傳輸協(xié)議

液晶顯示屏用點對點(P2P)信號接口傳輸協(xié)議I 12規(guī)范性引用文件 1 1 13.2縮略語 14傳輸協(xié)議方案一 24.1概述 24.2發(fā)送端協(xié)議 44.3接收端協(xié)議 54.4雙向指令通道協(xié)議 64.5數(shù)據(jù)包 4.6顯示數(shù)據(jù)包的數(shù)據(jù)映射 4.7顯示系統(tǒng)參數(shù)設(shè)定 4.8時鐘校準(zhǔn) 4.98位/10位編解碼 4.10數(shù)據(jù)加擾 5傳輸協(xié)議方案二 5.1概述 5.2發(fā)送端協(xié)議 5.3接收端協(xié)議 5.4數(shù)據(jù)包 5.5顯示數(shù)據(jù)包的數(shù)據(jù)映射 5.6顯示系統(tǒng)參數(shù)設(shè)定 5.7時鐘校準(zhǔn) 5.88位/9位編解碼 5.9數(shù)據(jù)加擾 附錄A(規(guī)范性)傳輸協(xié)議方案一——發(fā)送端工作狀態(tài)轉(zhuǎn)換 附錄B(規(guī)范性)傳輸協(xié)議方案一——接收端工作狀態(tài)轉(zhuǎn)換 附錄C(資料性)傳輸協(xié)議方案一——8位/10位擾碼多項式 附錄D(資料性)傳輸協(xié)議方案二——8位/9位編碼表 附錄E(資料性)傳輸協(xié)議方案二——8位/9位擾碼多項式 Ⅲ本文件按照GB/T1.1—2020《標(biāo)準(zhǔn)化工作導(dǎo)則第1部分：標(biāo)準(zhǔn)化文件的結(jié)構(gòu)和起草規(guī)則》的規(guī)定起草。本文件由中華人民共和國工業(yè)和信息化部提出。本文件由全國電子顯示器件標(biāo)準(zhǔn)化技術(shù)委員會(SAC/TC547)歸口。本文件起草單位：京東方科技集團股份有限公司、北京京東方顯示技術(shù)有限公司、TCL華星光電技術(shù)有限公司、上海海思技術(shù)有限公司、中國電子技術(shù)標(biāo)準(zhǔn)化研究院、南京華東電子信息科技股份有限公司。本文件主要起草人：張志剛、陳明、頓勝堡、段欣、李新國、邵喜斌、趙斌、黃衛(wèi)東、曹丹、甘俠林、本文件的發(fā)布機構(gòu)提請注意，聲明符合本文件時，可能涉及到以下與編解碼和加擾相關(guān)的專利的使用。專利申請?zhí)枌＠Q專利持有人201810979269.7編碼方法、裝置及顯示裝置京東方科技集團股份有限公司201710434609.3編碼方法及裝置、解碼方法及裝置及顯示裝置京東方科技集團股份有限公司北京京東方顯示技術(shù)有限公司201710434373.3驅(qū)動控制方法、組件及顯示裝置京東方科技集團股份有限公司北京京東方顯示技術(shù)有限公司201710433781.7驅(qū)動控制方法、組件及顯示裝置京東方科技集團股份有限公司北京京東方顯示技術(shù)有限公司201710433373.1數(shù)據(jù)傳輸方法、組件及顯示裝置京東方科技集團股份有限公司北京京東方顯示技術(shù)有限公司201710433272.4信號傳輸方法、發(fā)送單元、接收單元及顯示裝置京東方科技集團股份有限公司北京京東方顯示技術(shù)有限公司201710434370.X信號傳輸方法、發(fā)送單元、接收單元及顯示裝置京東方科技集團股份有限公司北京京東方顯示技術(shù)有限公司201810539200.2編碼方法、設(shè)備及可讀存儲介質(zhì)深圳市華星光電技術(shù)有限公司201810450416.1編碼方法、設(shè)備及可讀存儲介質(zhì)深圳市華星光電技術(shù)有限公司201810602094.8加擾方法、設(shè)備及可讀存儲介質(zhì)深圳市華星光電技術(shù)有限公司201810619509.2解擾方法、設(shè)備及可讀存儲介質(zhì)深圳市華星光電技術(shù)有限公司201810539654.X解碼方法、設(shè)備及可讀存儲介質(zhì)深圳市華星光電技術(shù)有限公司本文件的發(fā)布機構(gòu)對于該專利的真實性、有效性和范圍無任何立場。該專利持有人已向本文件的發(fā)布機構(gòu)承諾，他愿意同任何申請人在合理且無歧視的條款和條件下，就專利授權(quán)許可進行談判。該專利持有人的聲明已在本文件的發(fā)布機構(gòu)備案。相關(guān)信息可以通過以下聯(lián)系方式獲得：專利持有人：京東方科技集團股份有限公司，北京京東方顯示技術(shù)有限公司。地址：北京經(jīng)濟技術(shù)開發(fā)區(qū)西環(huán)中路12號。專利持有人：深圳市華星光電技術(shù)有限公司。地址：廣東省深圳市光明新區(qū)塘明大道9-2號。請注意除上述專利外，本文件的某些內(nèi)容仍可能涉及專利。本文件的發(fā)布機構(gòu)不承擔(dān)識別專利的責(zé)任。1液晶顯示屏用點對點(P2P)信號接口傳輸協(xié)議本文件規(guī)定了液晶顯示屏用點對點(P2P)信號接口的傳輸協(xié)議，包含發(fā)送端協(xié)議、接收端協(xié)議、數(shù)本文件中規(guī)定了兩種傳輸協(xié)議方案：——傳輸協(xié)議方案一：8位/10位編解碼傳輸協(xié)議；——傳輸協(xié)議方案二：8位/9位編解碼傳輸協(xié)議。本文件適用于液晶顯示屏用時序控制器和源極驅(qū)動芯片之間的點對點信號通信接口。2規(guī)范性引用文件下列文件中的內(nèi)容通過文中的規(guī)范性引用而構(gòu)成本文件必不可少的條款。其中，注日期的引用文件，僅該日期對應(yīng)的版本適用于本文件；不注日期的引用文件，其最新版本(包括所有的修改單)適用于本文件。GB/T18910.11—2012液晶顯示器件第1-1部分：術(shù)語和符號GB/T18910.11—2012界定的術(shù)語、定義、符號和單位適用于本文件。3.2縮略語下列縮略語適用于本文件。ALN:對齊或?qū)?zhǔn)(Alignment)BCC:雙向指令通道(Bi-directionCommandChannel)BPC:色深比特數(shù)(BitnumberPerColor)CDR:時鐘/數(shù)據(jù)恢復(fù)(ClockandDataRecovery)CMD:指令(Command)CS:標(biāo)頭指令(CommandStart)CT:時鐘校準(zhǔn)信號(ClockTraining)2IRQ:中斷請求(InterruptRequest)LFSR:線性移位寄存器(LinearFeedbackShiftRegister)LSB:最低有效位(LeastSignificantBit)LSP:鏈路穩(wěn)定序列(LinkStablePattern)MSB:最高有效位(MostSignificantBit)PLL:鎖相環(huán)(PhaseLockingLoop)RX:接收端(Receiver)SD:源極驅(qū)動芯片(SourceDriver)T-CON:時序控制器(TimingController)TX:發(fā)送端(Transmitter)4傳輸協(xié)議方案一本方案規(guī)定了8位/10位編解碼傳輸協(xié)議，在該接口傳輸協(xié)議中，時鐘通道被嵌入到數(shù)據(jù)通道，系統(tǒng)架構(gòu)見圖1。時序控時序控制器TX端雙向指令通道圖1點對點接口系統(tǒng)架構(gòu)在本方案規(guī)定的接口傳輸協(xié)議中，對于不同的應(yīng)用，數(shù)據(jù)通道數(shù)目可選。通道數(shù)目根據(jù)視頻流帶寬、每個數(shù)據(jù)通道的最大帶寬、指定應(yīng)用中每個SD的最大帶寬選擇。通道方案示例如下：和特定源極驅(qū)動芯片之間有一對差分信號；和特定源極驅(qū)動芯片之間有兩對差分信號；和特定源極驅(qū)動芯片之間有三對差分信號；和特定源極驅(qū)動芯片之間有多對差分信號。BCC是一條單端信號線，用于向源極驅(qū)動芯片發(fā)送前向指令，并通過指令通道反向指令獲得同步等信息。T-CON和每一顆SD之間的物理層通道定義為端口。4.1.2比特和字節(jié)順序約定在本方案規(guī)定的傳輸協(xié)議中，在物理層通道中串行傳輸編碼數(shù)據(jù)。編碼之后，每字節(jié)數(shù)據(jù)由8位轉(zhuǎn)換為10位。在本方案規(guī)定的傳輸協(xié)議中，數(shù)據(jù)傳輸和控制指令傳輸遵從低位優(yōu)先原則，見圖2。3最高有效位(MSB)發(fā)送端的協(xié)議層、物理層架構(gòu)見圖3。最低有效位(1.SB)所有數(shù)據(jù)遵從低位優(yōu)先原則，從最低有效位開始傳輸?shù)臀粋鬏斒纠锢韺游锢韺覲2P匹配和控制包加擾8位/10位編碼發(fā)送端驅(qū)動P2P匹配和控制包加擾8位/10位編碼發(fā)送端驅(qū)動像素數(shù)據(jù)緩存P2P匹配和控制包加擾8位/10位編碼發(fā)送端驅(qū)動系統(tǒng)控制配置寄存器控制BCC物理層T3CC協(xié)議圖3發(fā)送端架構(gòu)接收端的協(xié)議層、物理層架構(gòu)見圖4。物理層協(xié)議層物理層像素數(shù)據(jù)映射8位/10位解碼解擾包解復(fù)用器像素數(shù)據(jù)映射8位/10位解碼解擾BCC物理層BCC物理層圖4接收端架構(gòu)4GB/T42209—20224.2發(fā)送端協(xié)議4.2.1發(fā)送端工作狀態(tài)發(fā)送端的工作狀態(tài)見圖5。上電和上電和復(fù)位復(fù)位信號釋放BCC初始狀態(tài)拉至低電平(BCC快速模式)恢復(fù)至高電平BCC拉低(時鐘失鎖)LSP序列個數(shù)超過5個且時間超過1μsBCC拉至低電平且BC傳輸發(fā)送停止標(biāo)識時鐘校準(zhǔn)使能位開啟BCC完整模式BC傳輸BCC初始狀態(tài)拉至高電平(BCC完整模式)系統(tǒng)穩(wěn)定和TX配置鏈路穩(wěn)定序列時鐘校準(zhǔn)顯示傳輸中斷請求IRQ(時鐘失鎖)圖5發(fā)送端工作狀態(tài)在發(fā)送端共有六個工作狀態(tài)，包括上電和復(fù)位、系統(tǒng)穩(wěn)定和TX配置、BCC完整模式BC傳輸、時鐘校準(zhǔn)、鏈路穩(wěn)定序列、顯示傳輸。發(fā)送端工作狀態(tài)轉(zhuǎn)換應(yīng)符合附錄A的規(guī)定。4.2.2上電和復(fù)位該工作狀態(tài)中，發(fā)送端芯片的電源輸入引腳開始供電，或表示復(fù)位操作之后的狀態(tài)。該工作狀態(tài)是芯片自身進行上電或復(fù)位的階段。4.2.3系統(tǒng)穩(wěn)定和TX配置發(fā)送端芯片在上電或復(fù)位操作之后，進入該工作狀態(tài)，在該工作狀態(tài)中，其內(nèi)部進行初始化配置工作。該狀態(tài)是芯片自身進行配置的階段。在TX配置結(jié)束后，將根據(jù)BCC信號線的電平狀態(tài)，判斷BCC工作模式。若BCC初始狀態(tài)拉至高電平，則進入BCC完整模式，若BCC初始狀態(tài)拉至低電平，則進入BCC快速模式。4.2.4BCC完整模式BC傳輸在該工作狀態(tài)中，發(fā)送端芯片將通過BCC信號線進行初始化配置。在此工作階段，有三種傳輸方式，應(yīng)符合4.4的規(guī)定。當(dāng)通過BCC完整模式BC傳輸發(fā)送初始化配置指令后，開始進行時鐘校準(zhǔn)。4.2.5時鐘校準(zhǔn)在該工作狀態(tài)中，發(fā)送端芯片對接收端芯片進行時鐘校準(zhǔn)，發(fā)送協(xié)議規(guī)定的時鐘信號序列。當(dāng)工作在BCC快速模式下，直接發(fā)送時鐘校準(zhǔn)信號，直至所有接收端芯片完成時鐘校準(zhǔn)。當(dāng)工作在BCC完整5等待時鐘校準(zhǔn)信號等待時鐘校準(zhǔn)信號模式下，發(fā)送端在發(fā)送完配置指令后，開始進行時鐘校準(zhǔn)，若超過時限仍未完成，則退回前一狀態(tài)，重新發(fā)送配置指令。4.2.6鏈路穩(wěn)定序列在完成時鐘校準(zhǔn)之后，為了使接收端進一步確認數(shù)據(jù)接收正確性，并進行初始化加擾復(fù)位等操作，發(fā)送端向接收端發(fā)送特定的序列，見4.5.3。在該工作狀態(tài)下，開始進行實際顯示數(shù)據(jù)、控制數(shù)據(jù)的傳輸。在該階段發(fā)生任何接收端鎖定異常，將觸發(fā)反饋失鎖信號，使其跳轉(zhuǎn)到之前的狀態(tài)并重新進行配置及時鐘校準(zhǔn)。4.3接收端協(xié)議4.3.1接收端工作狀態(tài)接收端的六種工作狀態(tài)，包括上電和復(fù)位、BCC快速模式配置、BCC完整模式配置、時鐘校準(zhǔn)、鏈路穩(wěn)定序列、顯示傳輸，工作組狀態(tài)轉(zhuǎn)換圖見圖6。接收端工作狀態(tài)轉(zhuǎn)換應(yīng)符合附錄B的規(guī)定。顯示傳輸顯示傳輸復(fù)位1.SP序列個數(shù)超過5個鏈路穩(wěn)定序列BCC快速模式時鐘校準(zhǔn)失敗停止標(biāo)識(時鐘校準(zhǔn)時鐘校準(zhǔn)BCC完整模式配置BCC快速模式配置BCC完整模式時鐘校準(zhǔn)失敗失鎖發(fā)送IRQ圖6接收端狀態(tài)轉(zhuǎn)換圖該工作狀態(tài)中，接收端芯片的電源輸入引腳開始供電，或表示進行復(fù)位操作之后的狀態(tài)。該狀態(tài)是芯片自身進行上電或復(fù)位的階段，不在本協(xié)議規(guī)范的范圍內(nèi)。上電或復(fù)位操作結(jié)束后，接收端芯片將根據(jù)設(shè)定(如外部引腳高低電平設(shè)定)確定該芯片工作在BCC完整模式或BCC快速模式下。4.3.3BCC快速模式配置當(dāng)接收端芯片工作在BCC快速模式下，接收端芯片將BCC線拉至低電平，以此標(biāo)識接收端芯片工作在快速模式。此時發(fā)送端芯片做出響應(yīng)，以快速模式進行時鐘校準(zhǔn)，發(fā)送時鐘信號。在此狀態(tài)下，BCC線僅用作時鐘鎖定狀態(tài)反饋，不傳輸控制指令。6當(dāng)芯片工作在BCC完整模式下，接收端芯片正常接收發(fā)送端的傳輸指令，并在結(jié)束標(biāo)識后根據(jù)配置指令進行相應(yīng)的操作。在此狀態(tài)下，BCC線可進行指令傳輸、時鐘鎖定狀態(tài)反饋等，并可支持雙向數(shù)據(jù)傳輸。該工作狀態(tài)中，接收端芯片進行時鐘校準(zhǔn)，從接收到的信號內(nèi)精確還原出數(shù)據(jù)時鐘，并以此獲得與發(fā)送端同步的時鐘信號。當(dāng)工作在BCC快速模式下，所有接收端芯片直接進行時鐘校準(zhǔn)。當(dāng)工作在BCC完整模式下，發(fā)送端在發(fā)送完配置指令后，開始進行時鐘校準(zhǔn)，若超過時限仍未完成，則退回前一狀態(tài)，等待新的配置指令及時鐘信號。4.3.6鏈路穩(wěn)定序列在完成時鐘校準(zhǔn)之后，為使接收端進一步確認數(shù)據(jù)接收正確性，并進行初始化加擾復(fù)位等操作，發(fā)送端向接收端發(fā)送特定的序列，應(yīng)符合4.5.3的規(guī)定。在該工作狀態(tài)中，發(fā)送端與接收端之間進行顯示數(shù)據(jù)、控制數(shù)據(jù)的傳輸。在該階段發(fā)生任何接收端鎖定異常，將觸發(fā)反饋失鎖信號，使其跳轉(zhuǎn)到之前的狀態(tài)并重新進行配置及時鐘校準(zhǔn)。4.4雙向指令通道協(xié)議BCC通道用于發(fā)送端和接收端之間傳輸指令，有以下兩個模式。a)BCC完整模式：當(dāng)系統(tǒng)需要發(fā)送端向接收端配置初始化設(shè)定時，將采用BCC完整模式，共有三種數(shù)據(jù)傳輸類型：BC傳輸、IA傳輸、DC傳輸。在該模式下，BCC線主要由TX端控制。當(dāng)BC傳輸指令開啟IRQ信號功能，接收端芯片應(yīng)通過發(fā)送IRQ信號來標(biāo)識異常狀態(tài)。BC傳輸用于對RX驅(qū)動芯片做初始化配置。IA傳輸用來對特定的源極驅(qū)動芯片賦予ID值。DC傳輸使用端對端的傳輸方式，在T-CON和特定的源極驅(qū)動芯片之間傳輸指令。b)BCC快速模式：當(dāng)系統(tǒng)的發(fā)送端和接收端已經(jīng)設(shè)定好，可采用BCC快速模式，RX將在上電之后將BCC線拉低，TX端偵測BCC狀態(tài)，進入BCC快速模式。在該模式下，BCC線只作為RX的CDR鎖定狀態(tài)標(biāo)識信號。BCC完整模式中傳輸?shù)男盘柧幋a形式，時鐘上升沿對應(yīng)數(shù)據(jù)0,時鐘下降沿對應(yīng)數(shù)據(jù)1。BCC控制指令包括以下四部分：a)前導(dǎo)碼：包含至少8位數(shù)據(jù)8'b0,采用上述編碼；b)起始標(biāo)識：2位數(shù)據(jù)2'b0,不進行上述編碼；c)傳輸數(shù)據(jù)主體：采用上述編碼；d)結(jié)束標(biāo)識：2位數(shù)據(jù)2'b0,不進行上述編碼。每位時間定義為2μs(帶寬500kbit/s),圖7描述了BCC協(xié)議定義。7前導(dǎo)碼開始傳輸主體停止周期1'b1l'b01'bl>2位時問保持高位圖7BBC指令協(xié)議在BCC快速模式中，上電后RX應(yīng)直接拉低BCC。當(dāng)TX檢測到BCC線直接由RX控制時，應(yīng)立即開始時鐘校準(zhǔn)。所有源極驅(qū)動芯片應(yīng)在時鐘校準(zhǔn)完成后釋放BCC的控制。RX應(yīng)通過控制BCC,標(biāo)識CDR鎖定狀態(tài)，例如，當(dāng)任何RX芯片失鎖時，應(yīng)直接將BCC線拉低，并在重新建立連接之后將BCC線釋放。在BC傳輸模式下，配置指令以廣播的形式發(fā)送給所有的源極驅(qū)動芯片。在該模式下定義了兩種指令，一種是配置加時鐘校準(zhǔn)指令，另一種是單純的配置指令。配置指令用于對源極驅(qū)動芯片的物理層設(shè)定以及顯示數(shù)據(jù)信息、特定驅(qū)動芯片控制功能，例如，均衡設(shè)定等。BC配置指令包含6字節(jié)數(shù)據(jù)，其中最后一個字節(jié)是校驗和(由前5個字節(jié)數(shù)據(jù)異或后獲得)。時鐘校準(zhǔn)指令的使能位用于在配置信息之后開啟接收端CDR電路進行時鐘校準(zhǔn)。時鐘信號應(yīng)在結(jié)束信號之前開始發(fā)送。僅配置指令時，用于廣播模式發(fā)送配置信息。BC傳輸模式指令定義見表1。表1BCCBC傳輸模式指令定義控制比特位名稱定義Byte0LOGIC_1固定值1'b1MOD[0]傳輸模式定義2'b00=BC模式2'b01=IA模式2'b10=DC模式2'b11=數(shù)據(jù)回傳模式MOD[1]差分通道數(shù)量定義2'b00=1組差分線2'b01=2組差分線2'b1x=3組差分線廣播模式指令標(biāo)識3'b000:設(shè)定指令十時鐘校準(zhǔn)指令3'b001:僅設(shè)定指令其他：預(yù)留Byte1終端電阻設(shè)定其他：預(yù)留8表1BCCBC傳輸模式指令定義(續(xù))控制比特位名稱定義Byte1EQ_SW_BC[0]數(shù)據(jù)通道的EQ均衡峰值增益設(shè)定EQ_SW_LO[1:0]=2'b00最小EQ_SW_Lo[1:0]=2'b11最大EQ_SW_BC[1]EQ_DC_BC[o]數(shù)據(jù)通道的EQ均衡直流增益設(shè)定EQ_SW_Lo[1:0]=2'b00最小EQ_SW_Lo[1:0]=2'b11最大EQ_DC_BC[1]EQ_DC_BC[2]Byte2傳輸速率設(shè)定LS[4:0]=5'b00000:540Mbit/sLS[4:0]=5'b00001:648Mbit/sLS[4:0]每增加0bl,傳輸帶寬增加108Mbit/s,直到3456Mbit/s,高于3456Mbit/s的設(shè)定預(yù)留L.S[2]CHK_SUM_IGN校驗和使能位收端應(yīng)忽略所有當(dāng)前傳輸?shù)闹噶睢?'bl:校驗和關(guān)閉，接收端應(yīng)忽略校驗和錯誤在廣播傳輸模式中，該比特位用于標(biāo)識T-CON允許驅(qū)動芯片發(fā)送中斷信號IRQ1'b0:關(guān)閉1'bl:開啟加擾功能使能位，1'b0:加擾關(guān)閉；1'bl:加擾開啟Byte3Reserved功能擴展預(yù)留RXBIAS[0]接收端驅(qū)動電流設(shè)定2'b00:正常模式，100%2'b10:電流擋位12'b10:電流擋位22'b11:電流擋位3具體的電流擋位設(shè)定由驅(qū)動芯片廠商定義RXBIAS[1]Reserved功能擴展預(yù)留Byte4SD_CONFIG驅(qū)動芯片特有控制功能擴展Byte5CHECKSUM校驗和僅當(dāng)校驗和使能位開啟時有效CHK_SUM_IGN設(shè)置為1'b0,否則該字節(jié)數(shù)據(jù)應(yīng)忽略BCC指令的最后一個字節(jié)是校驗和檢查。由前面每一個字節(jié)數(shù)據(jù)異或運算后獲得。當(dāng)校驗和檢查發(fā)現(xiàn)錯誤時，RX響應(yīng)動作應(yīng)當(dāng)與時鐘校準(zhǔn)失敗時相同。IA的作用是給特定的源極驅(qū)動芯片賦予ID值以作區(qū)分，源極驅(qū)動芯片在DC模式傳輸數(shù)據(jù)前，應(yīng)對特定源極驅(qū)動芯片賦予ID。在該模式下，高速通道應(yīng)與BCC信號線配合完成。高速差分線處于差9分信號狀態(tài)，當(dāng)發(fā)送端需要通過IA指令對特定的源極驅(qū)動芯片賦值時，該源極驅(qū)動芯片對應(yīng)連接的端口差分線應(yīng)在BCC前導(dǎo)碼發(fā)送前拉低。接收端芯片檢測到當(dāng)前連接的差分線狀態(tài)變化時，可識別出BCCIA指令是對當(dāng)前的驅(qū)動芯片做賦值操作。設(shè)計時應(yīng)注意在系統(tǒng)穩(wěn)定狀態(tài)下進行拉低操作，此時其他通道的差分線應(yīng)處于穩(wěn)定的差分信號狀態(tài)，即差分線兩端(P/N)極性處于不同的電位。在結(jié)束信號之后，發(fā)送端應(yīng)釋放差分線至正常狀態(tài)。當(dāng)接收端完成ID賦值之后，應(yīng)在等待時間之后進行數(shù)據(jù)IA傳輸模式指令在表2中定義。表2BCCIA傳輸模式指令定義控制比特位名稱定義LOGIC_1固定值1'b1傳輸模式定義2'b00=BC模式2'b01=IA模式2'b10=DC下行傳輸模式2'b11=數(shù)據(jù)回傳模式5位定義驅(qū)動芯片ID,每個驅(qū)動芯片的ID應(yīng)由系統(tǒng)決定IA模式回傳定義見表3。表3BCCIA傳輸模式回傳指令定義控制比特位名稱定義LOGIC_1固定值1'b1固定值2'b112'b11=數(shù)據(jù)回傳模式5位定義驅(qū)動芯片ID,每個驅(qū)動芯片的ID應(yīng)由系統(tǒng)決定DC模式用于發(fā)送端和接收端芯片之間交互數(shù)據(jù)。該傳輸指令遵從基本的BCC指令結(jié)構(gòu)，傳輸請求—應(yīng)答指令，用于讀或?qū)戲?qū)動芯片內(nèi)部的寄存器，搭建發(fā)送端和接收端芯片之間的雙向通信?；A(chǔ)的物理層指令結(jié)構(gòu)(包括請求指令和應(yīng)答指令)、DC模式接收端和發(fā)射端的流程圖見圖8。圖8BCC下行傳輸模式流程圖發(fā)送端發(fā)送指令中MOD(見表4)位設(shè)定為2'b10,表示進入DC模式。在請求信息的主體中，接收端源極驅(qū)動芯片需要明確定義。請求信息通過BCC控制線發(fā)送給每一顆源極驅(qū)動芯片，但只有特定具有相同ID的源極驅(qū)動芯片會回傳信息。請求信息的指令定義見表4。表4BCCDC傳輸模式請求指令定義控制比特位名稱定義Byte0LOGIC_1固定值1'blMOD[0]固定值2'b102'b10=DC下行傳輸模式MOD[1]5位定義驅(qū)動芯片ID,每個驅(qū)動芯片的ID應(yīng)由系統(tǒng)決定Byte1WR_COM讀/寫字節(jié)操作標(biāo)識，1'b0:寫操作；1'bl:讀操作校驗和使能位備時間之后將BCC拉低，并在超時之后釋放BCC,發(fā)送端應(yīng)判定為接收端忽略該指令。1'b1:校驗和關(guān)閉，接收端應(yīng)忽略校驗和錯誤Reserved默認值：4'b0000OPADDRH讀/寫字節(jié)操作地址[9:8]Byte2OPADDRL讀/寫字節(jié)操作地址[7:0]Byte3WDATA寫入驅(qū)動芯片的數(shù)據(jù)，如果傳輸?shù)氖亲x指令，該字節(jié)被刪除Byte3或Byte4CHECKSUM校驗和，僅當(dāng)CHK_SUM_IGN比特為1'b0,否則該字節(jié)數(shù)據(jù)應(yīng)被接收端忽略源極驅(qū)動芯片收到發(fā)送端指令，需要在準(zhǔn)備時間之后，回傳超時之前，發(fā)送回傳信息。源極驅(qū)動芯片不能忽視任何請求信息?；貍髦噶疃x見表5。表5BCCDC傳輸模式回傳指令定義控制比特位名稱定義Byte0LOGIC_1固定值1'blMOD[0]固定值2'b112'b11=數(shù)據(jù)回傳模式MOD[1]URP_IND回傳指令定義1'b0=讀模式回傳，包含1字節(jié)數(shù)據(jù)1'b1=寫模式回傳，無附加數(shù)據(jù)CHK_SUM_IGN校驗和使能位1'b0:校驗和開啟，T-CON應(yīng)檢查校驗和，當(dāng)校驗和錯誤，T-CON端應(yīng)忽略本次傳輸并發(fā)起另一次操作1'b1:校驗和關(guān)閉，接收端應(yīng)忽略校驗和錯誤Reserved默認值：3'b000Byte1PRDATA如果回傳是基于讀模式操作，該字節(jié)應(yīng)包含讀出的數(shù)據(jù)，如果回傳是基于寫模式，該字節(jié)應(yīng)設(shè)定為8'b00000000Byte2CHECKSUM校驗和，僅當(dāng)CHK_SUM_IGN比特為1'b0,否則該字節(jié)數(shù)據(jù)應(yīng)被T-CON忽略4.4.5完整模式異常處理在顯示系統(tǒng)中可能存在異常情況，如發(fā)送端/接收端的異常復(fù)位等。為了解決顯示系統(tǒng)中的異常問a)發(fā)送端不得在1ms內(nèi)發(fā)送兩條指令(無論是BC或DC指令)。b)在發(fā)送端和接收端的設(shè)計中都要考慮BCC控制線上的沖突機制，因為通常顯示系統(tǒng)中有不止一顆源極驅(qū)動芯片連接到BCC控制線上。c)如果接收端在接收完整的指令(BC模式或DC模式中的請求信息)前收到BCC協(xié)議指令中的結(jié)束信號，接收端應(yīng)忽略當(dāng)前指令并等待新指令發(fā)送。此時，接收端不得將BCC控制線拉低。d)如果發(fā)送端在接收完整的指令(DC模式中的回傳信息)前收到BCC協(xié)議指令中的結(jié)束信號，發(fā)送端應(yīng)忽略當(dāng)前回傳信息并準(zhǔn)備下一動作。此時，接收端不得將BCC控制線拉低。e)任何一端都不得將BCC控制線拉低超過1ms。以上內(nèi)容只是避免BCC控制線沖突異常的基本規(guī)則，發(fā)送端和接收端設(shè)計實現(xiàn)宜考慮更多沖突機本方案中定義了兩種數(shù)據(jù)包類型，控制指令包和顯示數(shù)據(jù)包。其中控制指令包有兩種類型，行控制指令(CTRL_L)和幀控制指令(CTRL_F)。在物理層設(shè)計中，所有數(shù)據(jù)都從8位編碼轉(zhuǎn)為10位編碼。本方案中，所有的數(shù)據(jù)都是以字節(jié)為單位(8位)。LSP序列長32字節(jié)，由兩個K碼(K2和K3)以及遞增的數(shù)字序列構(gòu)成。碼由4個連續(xù)的數(shù)據(jù)包(10位)組成，組成順序為“K'|G'|G'|K'”,G'碼和K'碼都不進行8位/10位編碼，見表6。表6K碼順序定義K碼標(biāo)志K1'|G1'|G1'|K1'K2'|G2'|G2'|K2'K3'|G3'|G3'|K3'K4'|G4'|G4'|K4'KaKb?Ka1|Ga'|Gb'|Kb'aa,b=1,2,3,4發(fā)送端到其中一個接收端之間的數(shù)據(jù)包定義和順序見圖9。一行的顯示數(shù)據(jù)已經(jīng)被拆分為對應(yīng)單顆源極驅(qū)動芯片的數(shù)據(jù)長度。K1CTRLL晁示數(shù)據(jù)K4CT'RL.F無效數(shù)據(jù)KlCTRL_L顯示數(shù)據(jù)K2|無效數(shù)據(jù)標(biāo)引序號說明：CTRL_L——行控制指令；CTRL_F—-幀控制指令。圖9數(shù)據(jù)包定義和順序K碼是經(jīng)過特別定義區(qū)別于其他數(shù)據(jù)的8位/10位編碼。在數(shù)據(jù)包中一共有四種K碼。K1和K2用來標(biāo)識一行顯示數(shù)據(jù)的起始和結(jié)束。K3替代K2,表示加擾功能的復(fù)位。K4替代K2,表示一幀數(shù)據(jù)的結(jié)束。源極驅(qū)動芯片輸出模擬信號的時間由CTRL_L控制。K4代表垂直消隱的開始，源極驅(qū)動芯片可易識別垂直消隱的區(qū)間，源極驅(qū)動芯片根據(jù)這一信號執(zhí)行特定操作。每一行數(shù)據(jù)包的起始用K1標(biāo)識，每一行的結(jié)束用K2標(biāo)識。在每一幀結(jié)束時，使用K4替代K2。顯示數(shù)據(jù)包中包含幀數(shù)據(jù)的有效拆分顯示數(shù)據(jù)。例如，一行的有效像素數(shù)為1920,對應(yīng)的顯示面板中采用6顆驅(qū)動芯片，那么每一顆驅(qū)動芯片對應(yīng)的顯示數(shù)據(jù)就是1920/6=320像素。顯示數(shù)據(jù)包和控制指令包由K1碼作為分界。像素數(shù)據(jù)在顯示數(shù)據(jù)包中的映射在4.6中規(guī)定。在數(shù)據(jù)包中無效的空位使用零(1'b0)填補。在初始化階段，色深數(shù)據(jù)，每個端口的信號線數(shù)量以及顯示數(shù)據(jù)包中的像素數(shù)都將傳輸?shù)矫恳活w源極驅(qū)動芯片中。在部分特殊應(yīng)用中，有效像素數(shù)據(jù)在不同源極驅(qū)動芯片中是有差異的，例如，最后一顆驅(qū)動芯片，發(fā)送端需要發(fā)送額外的無效像素用以確保每一條通道帶寬的平衡。在數(shù)據(jù)傳輸過程中有可能存在有效數(shù)據(jù)不能填滿完整字節(jié)，或不同通道之間傳輸?shù)挠行?shù)據(jù)量不端口0端口1端口0端口1同。在這種情況下，數(shù)據(jù)零(1'b0)用來填補空位，以保證每個通道和端口的數(shù)據(jù)映射。4.5.3鏈路穩(wěn)定序列LSP序列是由2個K碼和32個數(shù)據(jù)構(gòu)成，數(shù)據(jù)由連續(xù)的數(shù)據(jù)單元(含4個數(shù)據(jù)0xea,0xeb,0xec,作為起始，之后緊隨著至少1個數(shù)據(jù)單元并進行8位/10位編碼，K3碼插入到其后的任意位置，并緊隨著8位/10位編碼的數(shù)據(jù)單元。LSP定義示例見圖10。40(=4+4+32)數(shù)據(jù)包K2acaeeaece凡cedaeududuaububuabcbecedeaebecedaK2色aebecedK3ebecedebeedeaebeded比d上上e心心色3ecedbecK3的位置變化，緊隨K2及四個數(shù)據(jù)單元之后LSP序列的作用是在源極驅(qū)動芯片初始化階段對接收信號進行偏離校正以及加擾復(fù)位，作為正常數(shù)據(jù)接收的準(zhǔn)備。協(xié)議強制要求LSP序列應(yīng)發(fā)送至少5次并持續(xù)1μs以上。LSP序列在沒有完成傳輸32個數(shù)據(jù)時，也可停止傳輸。兩種方式用于終止LSP序列傳輸：K4(之后緊隨CTRL_F)信號或K1(之后緊隨顯示數(shù)據(jù))信號。本方案中定義兩種控制指令包，CTRL_LCTRL_F位于每一幀的最后一行結(jié)束之后。和CTRL_F。其中CTRL_L位于每一行數(shù)據(jù)的起始，CTRL_LCTRL_L控制指令包用于標(biāo)識幀起始極性控制信號、翻轉(zhuǎn)模式、源極驅(qū)動芯片的加載信號時序?？刂浦噶畎x應(yīng)符合表7的規(guī)定。表7CTRL_L控制指令包定義控制比特位名稱定義Byte0FSYNC此位設(shè)定為1標(biāo)識幀數(shù)據(jù)開始。該比特位應(yīng)設(shè)置在第一有效行數(shù)據(jù)中。默認值：1'b0控制驅(qū)動芯片輸出的伽瑪電壓范圍。默認值：1'b0POL翻轉(zhuǎn)控制。默認值：1'b0Reserved功能擴展預(yù)留Byte1LD_R[o]設(shè)定驅(qū)動芯片數(shù)據(jù)加載信號的上升沿位置。LD_R[7]是最高有效位，LD_R[0]是最低有效位。最小值為0數(shù)據(jù)包，每次步進增加4個數(shù)據(jù)包。LD_R[7:0]=8'b00000000:0數(shù)據(jù)包LD_R[7:0]=8'b00000001:4數(shù)據(jù)包LD_R[7:0]=8'b00000010:8數(shù)據(jù)包LD_R[7:0]=8'b11111110:1016數(shù)據(jù)包LD_R[7:0]=8'b11111111:1020數(shù)據(jù)包每個數(shù)據(jù)包指一個字節(jié)數(shù)據(jù)經(jīng)過8位/10位編碼，即10比特長度LD_R[1]LD_R[2]LD_R[3]LD_R[4]LD_R[5]LD_R[6]LD_R[7]表7CTRL_L控制指令包定義(續(xù))控制比特位名稱定義Byte2LD_W[o]設(shè)定驅(qū)動芯片數(shù)據(jù)加載信號的寬度。LD_R[7]是最高有效位，LD_R[0]是最低有效位。最小值為4數(shù)據(jù)包，每次步進增加4個數(shù)據(jù)包。LD_W[7:0]=8'b00000000:4數(shù)據(jù)包LD_W[7:0]=8'b00000001:8數(shù)據(jù)包LD_W[7:0]=8'b00000010:12數(shù)據(jù)包…LD_W[7:0]=8'b11111110:1020數(shù)據(jù)包LD_W[7:0]=8'b11111111:1024數(shù)據(jù)包每個數(shù)據(jù)包指一個字節(jié)數(shù)據(jù)經(jīng)過8位/10位編碼，即10比特長度LD_W[1]LD_W[2]LD_W[3]LD_W[4]LD_W[5]LD_W[6]LD_W[7]Byte3CS[o]電荷共享功能設(shè)定CS[1:0]=2'b1x:電荷共享關(guān)閉CS[1:0]=2'b01:每個加載信號LD中，當(dāng)LD為高電平時進行電荷共享CS[1:0]=2'b00:每個極性翻轉(zhuǎn)時，當(dāng)LD為高電平時做電荷共享CS[1]BKDU無效行標(biāo)識位。該比特位僅在K4之后設(shè)定為高，意味著僅存在于垂直消隱區(qū)Reserved預(yù)留位，默認值：1'boLOAD[O]輸出驅(qū)動能力控制，LOAD[1]是最高有效位，LOAD[0]是最低有效位，默認值LOAD[1:0]=2'b00LOAD[1]POL2極性翻轉(zhuǎn)控制，默認值：1'b0POL3極性翻轉(zhuǎn)控制(可選),默認值：1'b0Byte4SD_CONFIG驅(qū)動芯片廠商預(yù)留控制位CTRL_L控制指令包包含5個字節(jié)，其中最后一個字節(jié)用于自定義擴展。數(shù)據(jù)傳輸順序是從Byte0開始，順序如下：ByteO>>Bytel>>Byte2>>Byte3>>Byte4。CTRL_F控制指令包用來定義傳輸源極驅(qū)動芯片靜態(tài)或動態(tài)設(shè)定。在一幀數(shù)據(jù)結(jié)束后或在LSP序列結(jié)束后，CTRL_F指令包緊隨K4。指令包含最多60個字節(jié)(可根據(jù)用戶需要設(shè)定)。CTRL_F指令包數(shù)據(jù)需要通過8位/10位編碼。CTRL_F控制指令包定義應(yīng)符合表8的規(guī)定。表8CTRL_F控制指令包定義控制比特位名稱定義Byte0差分通道數(shù)2'b00=1組差分線2'b01=2組差分線2'b1x=3組差分線表8CTRL_F控制指令包定義(續(xù))控制比特位名稱定義色深設(shè)定2'b11:預(yù)留加擾控制2'b0:加擾關(guān)閉2'bl:加擾開啟終端電阻設(shè)定其他：預(yù)留傳輸速率設(shè)定LS[4:0]=5'b00000:540Mbit/sLS[4:0]=5'b00001:648Mbit/s于3456Mbit/s的設(shè)定預(yù)留驅(qū)動芯片內(nèi)部可設(shè)定復(fù)位信號L:驅(qū)動芯片復(fù)位模式H:驅(qū)動芯片工作模式數(shù)據(jù)分隔后，驅(qū)動芯片對應(yīng)像素數(shù)量位[9:8]數(shù)據(jù)分隔后，驅(qū)動芯片對應(yīng)像素數(shù)量位[7:0]數(shù)據(jù)通道0的EQ均衡峰值增益設(shè)定EQ_SW_L0[1:0]=2'b00最小EQ_SW_LO[1:0]=2'b11最大數(shù)據(jù)通道0的EQ均衡直流增益設(shè)定EQ_DC_L0[2:0]=3'b000最小EQ_DC_LO[2:0]=3'b111最大表8CTRL_F控制指令包定義(續(xù))控制比特位名稱定義Byte3GMA_CHOP[0]伽瑪運放控制(可選),GMA_CHOP[2]是最高有效位，GMA_CHOP[0]是最低有效位，默認值：CHOP[2:0]=3'bo0oGMA_CHOP[1]GMA_CHOP[2]Byte4EQ_SW_L1[0]數(shù)據(jù)通道1的EQ均衡峰值增益設(shè)定EQ_SW_L1[1:0]=2'b00最小EQ_SW_L1[1:0]=2'b11最大EQ_SW_L1[1]EQ_DC_L1[0]數(shù)據(jù)通道1的EQ均衡直流增益設(shè)定EQ_DC_L1[2:0]=3'b000最小EQ_DC_L1[2:0]=3'b111最大EQ_DC_L1[1]EQ_DC_L1[2]SD_CHOP[0]驅(qū)動芯片OP運放控制(可選),SD_CHOP[2]是最高有效位，SD_CHOP[0]是最低有效位，默認值：SD_CHOP[2:0]=3'bo00SD_CHOP[1]SD_CHOP[2]Byte5EQ_SW_L2[0]數(shù)據(jù)通道2的EQ均衡峰值增益設(shè)定EQ_SW_L2[1:0]=2'b00最小EQ_SW_L2[1:0]=2'b11最大EQ_SW_L2[1]EQ_DC_L2[o]數(shù)據(jù)通道2的EQ均衡直流增益設(shè)定EQ_DC_L2[2:0]=3'b000最小EQ_DC_L2[2:0]=3'b111最大EQ_DC_L2[1]EQ_DC_L2[2]CH_SEL[0]位，默認值：SEL[2:0]=3'b111CH_SEL[1]CH_SEL[2]Byte6GMAEN1'b1:開啟伽瑪設(shè)定表，字節(jié)11至字節(jié)281'b0:關(guān)閉伽瑪設(shè)定表掃描方向控制，默認：1'blSHL=1'b0:Yn=>Yn-1=>,……,=>Y2=>Y1SHL=1'bl:Y1=>Y2=>,……,=>Yn-1=>Yn(默認)Reserved功能擴展預(yù)留(默認：3'bo00)DPOLINV輸出數(shù)據(jù)翻轉(zhuǎn)模式(例如0x00->0xff)1'b0:無翻轉(zhuǎn)l'b1:輸出數(shù)據(jù)翻轉(zhuǎn)GMASM[0]伽瑪校準(zhǔn)輸入電壓模式設(shè)定GMASM[1:0]=2'b00:外部伽瑪電壓采用2組輸入(VGMA1&.VGMA18)GMASM[1:0]=2'b11:外部伽瑪電壓采用4組輸入(VGMA1&.VG-MA9&.VGMA10&.VGMA18)其他：預(yù)留GMASM[1]表8CTRL_F控制指令包定義(續(xù))控制比特位名稱定義Byte7CONFIGB[O]能控制4'b0000:CTRL_F不包含字節(jié)29～字節(jié)43即結(jié)束4'b0001:在字節(jié)29有一個字節(jié)用于自定義控制·4'b1111:自字節(jié)29～字節(jié)43,共有15個字節(jié)用于自定義控制CONFIGB[1]CONFIGB[2]CONFIGB[3]Reserved功能擴展預(yù)留(默認：4'b0000)Byte8RXBIAS[0]接收端驅(qū)動電流設(shè)定2'b00:normalmode,100%2'b10:電流擋位12'b10:電流擋位22'b11:電流擋位3具體的電流擋位設(shè)定由驅(qū)動芯片廠商定義RXBIAS[1]CSB_MODE[0]義特殊功能控制，共有2比特位控制該16字節(jié)模式2'b00:不使用16字節(jié)擴展數(shù)據(jù)2'b01:以模式1使用16字節(jié)擴展數(shù)據(jù)2'b10:以模式2使用16字節(jié)擴展數(shù)據(jù)2'b11:以模式3使用16字節(jié)擴展數(shù)據(jù)CSB_MODE[1]INV_MOD[0]極性翻轉(zhuǎn)模式選擇2'b00:4周期，用于RGB面板2'b01:8周期，用于RGBW面板其他：預(yù)留INV_MOD[1]Reserved功能擴展預(yù)留(2'b00)Byte9HAVDD[0]HAVDD電壓設(shè)定，HAVDD[7]是最高有效位，HAVDD[0]是最低有效位HAVDD[1]HAVDD[2]HAVDD[3]HAVDD[4]HAVDD[5]HAVDD[6]HAVDD[7]VCOM[o]VCOM電壓設(shè)定，VCOM[7]是最高有效位，VCOM[0]是最低有效位VCOM[1]VCOM[2]VCOM[3]VCOM[4]VCOM[5]VCOM[6]VCOM[7]表8CTRL_F控制指令包定義(續(xù))控制名稱定義Byte11~內(nèi)部伽瑪電壓設(shè)定，伽瑪1～伽瑪18Byte29~預(yù)留(1'b0)預(yù)留(1'b0)預(yù)留(1'b0)預(yù)留(1'b0)預(yù)留(1'b0)預(yù)留(1'b0)預(yù)留(1'b0)預(yù)留(1'b0)Byte44~預(yù)留(1'b0)預(yù)留(1'b0)預(yù)留(1'b0)預(yù)留(1'b0)預(yù)留(1'bo)預(yù)留(1'b0)預(yù)留(1'b0)預(yù)留(1'b0)控制指令應(yīng)在所有的數(shù)據(jù)通道內(nèi)傳輸，每個數(shù)據(jù)線內(nèi)的控制指令應(yīng)相同。消隱區(qū)包括行消隱(H-blank)、場消隱(V-blank)。本方案協(xié)議中支持常規(guī)的無效行，即與顯示數(shù)據(jù)行具有相同的結(jié)構(gòu)和像素數(shù)據(jù)數(shù)量，由K1+CTRL_L開始，以K2結(jié)束。消隱區(qū)采用全0數(shù)據(jù)經(jīng)過8位/10位編碼后進行填補。4.6顯示數(shù)據(jù)包的數(shù)據(jù)映射本方案中規(guī)定的接口協(xié)議支持6位、8位、10位和12位色深數(shù)據(jù)。最低位字節(jié)(Byte0)首先傳輸，而在每一個字節(jié)中，最低有效位(LSB)(D[0])首先傳輸，而最高有效位(MSB)(D[9])最后傳輸。4.6.26位色深6位色深的像素色深映射見圖11、圖12和圖13。Bil7Bit0ByteOByteIByte2Byte3Byte4Byte5Byte6Byte7BvteGO|B0|3|R1[B1[1]R2|31G2[5R3LG3[3]B3|5G0[O]BO[2]B1|0|R2[2]R③B3[4]R0[5]R13G1|5R2[1]G2|3B2[5]G3[1B3[3]RO[4]R1[2]G1[4R2[0]G2[2]G3|0B3[2]R0[3G0[5]Bl[5]B2|3]R3|5B3|1R0[2]C30[4]R1[G1|2B1[4]G2[0]B2[2]R3I4B3[0]G0[3]B0[5]R1|3|R2[5R3[3]R@[0]G0[2]B0[4]G1[0]R2[4]B2[0]K3|2]ByteO>>Bytel>>…圖116位色深映射(1通道模式)通道1[7:0]Bit7Bit0Bytc0Bylc1Byte2Byle3Bylc4Byle5Byle6Bylc7Byle8B0[3]Bl[1]G3[3]及到同R6|3民B7[5]B0[2]B1|0]G2[4]G4[0]民別4R6[2R7[0]B0|1G1|5G2[3]R4例R5[3]R的B6[5]B7[3]B0|0JCr2[2]G3[0]R52民G[5G1|3G2[1]R43R5[1]B5|5CiO[4]C1[2]G2[0民劍4R4[2R5|0B5[4]B7|0G0[3]G1[1]R2|5R3[3]長4B4|51B5|3|G7[5]GI]|R2|4IR3②R40B4[4]B5[2]B6|G7「4]通道017:0]Bit7Byte0Byte1Byte2Byte3Byte4Byte5Bvte6Byte7Byte&BA[3]Gi0[0]B3|4B4[2]B5|0|B2|5B3[3]B4[1]B3[2]B4[0]B2|3]B3[1]B2|2|B3[0JRBO[5]B2|1]R例同B0[4]B2||R的4圖126位色深映射(2通道模式)Bit7Bit7通道2[7:0」Byte0Byte2R1[5]B35R1|4Ci2[4]B引4RI3G2[3B3|3R1[2]G2|2T33[2]R1[1]G2[1]民1B3|0B0[5]R25B0[4]R2[4]通道1[7:0]T30[3]R23G3[3]B0|2]R2I2BG3[I]B0|Q]R2[0]R35GO[4]B1[4]G0]3B1[3]R33G0|2B1|2|R3[2通道017:01Bit7BitOByte0Byte1Byte2G0[1]B1[1]R3[1]Ci0[0]B1[0]R0|5B2[4]RO3]G1[3]R02G1[2B2|2RO[1]B2|]R0[0]Ci1[0]B2[0]Byte0>>Bytel>>….圖136位色深映射(3通道模式)4.6.38位色深8位色深的像素色深映射見圖14、圖15和圖16。Bit7BitBit7Bit7通道0l7:0]Bit7Bit0Byte0Byte1Byle2G0[7]B0[7]R0[6]G0|6B0[6]B0[5]CiO「]B0[4]GO[2]B02]GO[1]B0[ByteO>>Bytel>>·圖148位色深映射(1通道模式)通道1[7:0]Byte0By1c1Byic2G0[7]B1|7|G0|6B1[6]B115GO|4|B1[4]B1[3]Go[2]BI[2]GO|1]B川11G0|0B1[0]通道017:01R叫6良13良山2Byle0>>Byte1>…圖158位色深映射(2通道模式)Bit7Bit7Bit0Bit7Bit7Bit0通道217:0B通道1[7:0]G0[7]G1[7Ci0[6]G1[6]G2[6]G1[5]Ci2[5]G0[4]GI|4|G0[3GI|3G0[1]GI[1]C2[1]G0[0]Cr1[0]通道0[7:0]Bit7良②2圖168位色深映射(3通道模式)10位色深的像素色深映射見圖17、圖18和圖19。Bit7)Bi1Bit7)Bi1BitOB0[]B1[5]B27]B0[2]B1[4]B2[6]R當(dāng)4[B310B3[8BB2[5]B3I7B1[2]B3[6B1[1]B1[9]B2[3]長副Gi3[7]B3[5]B0[6]B1[0]B1[8]B2[2]R3圖B3|4]良創(chuàng)B0[5]B2|1B2[9]B1[6]B2|8|RB引2圖1710位色深映射(1通道模式)通道1[7:0]Byte0BytelByte2Byte3Byte4Byte5Byte6Byte7Byte8Byte9G民Gl7長②需G2|9R⑤R4[7B4[3]R別圖B5[5]Cr6[1B6[7G7[3]B7[9]30[4]R2121G2[8]R34T33[0]R45B4[2]R5[81B5[4]G6|0|B6[6G7[2B7[8]B0[9R21C2[7]RR57民倒B7|7|Cil[4]R2OCi2[6]R32G38R?41BOR5[6]R例B6[4G7[0]B7|6]GOI30T7G2[5]RR3]G4[9]R53B5R創(chuàng)B6[3]長B7[5]GO[OB06B118G2[4]R42R54R例創(chuàng)36|2R7[8B7[4R03TB0[5Gl[1]B1|7|B2|9R41G4[7R6[536|1長良B1|6G2|2|B2[8]R4[0]R521G5|8R飼B6|0R置通道0[7:0]Bit7Byle2G2|]B2[7]B3[9RB0[2RI圖B114B2[6]B3|8B7|0]R山7B1[3]B3[7]B1[2民②B2|4B3[6]B4[8]尺⑦2G民山5[BI[1]B2[3]B3[5]B417限Ⅱ4BI[O]B2|2B5[8民山31K21防B2[1]K3[7]B3[3]B4|5B6|9B3[2]B5|6|Byte0×Bytel>…圖1810位色深映射(2通道模式)Bit7Bit0Bit7Bit0通道217:01B0|3]B(|2)B38]B0[1]B3[7]G1「4]B361K2[7]B35]RB3[4]B2|9B3|2通道1「7:0]GO[5]R[9R2[3]B2[7]B3[1]GO[4R1[8R212B2|6B3[0]R1[7]B2|5G3[9]GO[2]B214]G3[8CrO[1]R1[5B2|3]G3|7CiO[0]R1[4]B1[8]G3[6GO[9R1[3BI7|B2[1]G3[5R0BR1[2B1[6]G3[4]通道0[7:0]Bit7Bit0Byte0ByteIByte2Byte3Byte4R07IR1B1[5]R0I6R10BI|4|G2[8]G3[2]R0JB0T9]B1[332[7G3[1]R0|4B08B121Ci2[6]G3[0]R0[31B7|B1[1]Ci2[5]R3[9TR02B1[0]G2[4R0Cr1[9]R3[7R0G2|2R3ByteO>>Bytel>>….圖1910位色深映射(3通道模式)A4.6.512位色深12位色深的像素色深映射見圖20、圖21和圖22。通道0[7:0]Bit7Bit0Byte0Byte2Byte4Byte6Byle7B0I7RG0[10]B016B1[2]B1[10]B11]B1[9]B0|4]良側(cè)1ⅡB0[3]B0[11]B1[7]B0|2G1[10]B1[5]B0|0]B1|4]ByteO>>3yle1>>…圖2012位色深映射(1通道模式)Bit7Bit0Bit7Bil0Bit7Bit0Bit7Bil0Bit7通道1[7:0]Byte0Bytc1Byte2Byte3Byte4Bytc5Byte6Byte7Byte8B0[7]R111]LSI[3]R2[7]長副部G0|2B0[6]RL[1]B1[2]K②[G2「10]R32B4|10]R1[9B1[1]K25G2|9R3[1]G4|5B0[4]R1[8B1[0]良當(dāng)0J4[4]B3]R1[7]G1[11]R2[3]G2[7B2[11]G4[3]B4|7R0[10]B02]R1[6GI10R22G2[6]B2[10]B4|6R0[9]R1[別G1[9]B2[9]G4[1]RB0|]R1[4R②凹B2[8]4[0]B4|4通道017:0JBit7Bit0Byte0Bytc]Byte2Byte3Byte4Byte5Byte6Byte7Byte8RO[7]R1[3]G2|3|B2[7]良41HB4[3]R0|5]GO[10]RI[2G1[6]B1|1]Ci2「2]B2[6]R4[10]B42R05G0|9RI[G1|5B1[9]Ci2[1]B2[5]R4[9]B[1]R0[4]RG1|4B1[8]G2[0]B2|R4[8B4RO[]B0|1I]G1[3]B1|7|R211B2[3]R4[7]4[]1]R0[2]G0|GB0[10]B1|6R2[10]B2[2]R4]R0[1]G0[5]B09]G1[1]B1|5]R29B2[1]R3|5|G4[9良B0|8]Gl[0]B1[4]R②圖B2[0]R34]G4[8ByteO>>Byte1>>…圖2112位色深映射(2通道模式)通道2[7:0]By1c0Byle1Bytc2GiO[11]R1II1]BI|11G0[10]R11RI10]GO[9]R1[9]B1[9CrO[8]R1[8B18]CO[7]R17B1[7]R1[6B16GO[5]R115GO[4]R14通道1[7:0]ByteoByte1Byte2R1331[3]長12G0RI[1]GO[0]R1[0]T1[0RO[11]BO[11]G1[11]RO[10]B0[10]G1[10]R0[9]B0[9R08通道0[7:0]Bit7Bitφ圖22Byle1Byte2R07B0I7G17R0[6]B0|6Ci1[6]R05B05GI[5]R@4B0|4Gl[4]R0[3B03]R02B02G1[2]RO[1]B0[1]G1[1]區(qū)0B0[0GI[0]ByteO>>Bytel>>.12位色深映射(3通道模式)4.7顯示系統(tǒng)參數(shù)設(shè)定顯示系統(tǒng)主要參數(shù)包括源極驅(qū)動芯片數(shù)量、每個端口的通道數(shù)、發(fā)送端和接收端之間的傳輸速率等。參數(shù)關(guān)系見公式(1):BPP——每像素包含數(shù)據(jù)比特數(shù)；FP——像素時鐘頻率；1.25——8位/10位帶來的帶寬損耗；TS——傳輸速率；LC——每端口差分線數(shù)量；SDC——源極驅(qū)動芯片數(shù)量；0.95——用于補償展頻功能帶來的臨時性的帶寬損耗。例如，如果有效顯示區(qū)分辨率是1920×1080,像素時鐘頻率是148.5MHz(包含有效數(shù)據(jù)和無效數(shù)據(jù)),像素包含24位數(shù)據(jù)，每個端口包含1組通道，驅(qū)動芯片有6顆，此時最低傳輸速率為782Mbit/s,所有高于782Mbit/s的連接速率都可以使用?？紤]到高速傳輸?shù)某杀居绊懠肮β蕮p耗，宜選擇最接近最低速4.8.1完整模式時鐘校準(zhǔn)在BCC完整模式中，配置指令中將時鐘校準(zhǔn)使能位開啟，時鐘校準(zhǔn)開始。在該階段，源極驅(qū)動芯片進行初始化配置。如果校準(zhǔn)失敗，發(fā)送端芯片應(yīng)通過配置不同的設(shè)定并重新開始時鐘校準(zhǔn)。時鐘校準(zhǔn)流程見圖23。BCC線用于反饋時鐘校準(zhǔn)的狀態(tài)。當(dāng)時鐘校準(zhǔn)指令的使能位設(shè)定為高，并且發(fā)送完結(jié)束信號后，立即開始時鐘校準(zhǔn)。發(fā)送端和接收端在等待時間內(nèi)都應(yīng)釋放對BCC線的控制。在等待時間之后，所有的源極驅(qū)動芯片將BCC線拉低。如果在校準(zhǔn)時間內(nèi)完成時鐘校準(zhǔn)，源極驅(qū)動芯片應(yīng)釋放BCC線的控制。如果任一芯片不能完成時鐘校準(zhǔn)，該芯片也應(yīng)在BCC超時之后釋放BCC線的控制。如果發(fā)送端檢測到時鐘校準(zhǔn)失敗，應(yīng)選擇更改設(shè)定并重新進行指令發(fā)送和時鐘校準(zhǔn)。時鐘校準(zhǔn)階段BCC線的通道行為見圖24。RXRX配置NBCC停止偵測YRX高速收發(fā)器工作RX高速收發(fā)器時鐘鎖定模塊工作RX開始偵測時鐘信號Y時鐘信號接N時鐘鎖定超時Y時鐘鎖定失敗時鐘鎖定成功N圖23時鐘校準(zhǔn)流程圖RXRX配置NBCC停止信號YRX時鐘鎖定開始等待時問計時Y成時鐘鎖定NYBCC釋放超時N時鐘鎖定成功Y鏈路穩(wěn)定序列RX釋放BCC控制權(quán)TX釋放BCC控制權(quán)圖24時鐘校準(zhǔn)期間BCC通道行為如果時鐘校準(zhǔn)使能位沒有開啟，在高速通道中將不會傳輸時鐘信號，此時發(fā)送端將不會進行時鐘校準(zhǔn)。在時鐘校準(zhǔn)成功后，發(fā)送端向外發(fā)送有效顯示數(shù)據(jù)之前，源極驅(qū)動芯片應(yīng)避免向顯示屏輸出異常數(shù)據(jù)。源極驅(qū)動芯片可采用指令包中的復(fù)位信號確保輸出信號。每個時限長度應(yīng)符合表9的規(guī)定。表9時限定義時鐘名稱最小值典型值最大值時鐘校準(zhǔn)時長BCC釋放超時準(zhǔn)備時間9DC下行模式超時 68在BCC快速模式中，BCC線只用于標(biāo)識CDR狀態(tài)。當(dāng)RX上電或復(fù)位之后，所有的源極驅(qū)動芯片將BCC線拉低并請求開始時鐘校準(zhǔn)。當(dāng)時鐘校準(zhǔn)成功后，RX釋放BCC線至高電平，否則任何芯片的CDR鎖定有錯誤時都應(yīng)持續(xù)將BCC拉低。在BCC快速模式中任何電平的狀態(tài)都應(yīng)持續(xù)至少8μs。4.98位/10位編解碼8位/10位編碼保證了最低的時鐘沿密度以確保信號質(zhì)量，并且利于物理層信號對齊。在字節(jié)邊界，前一字節(jié)的最高位和當(dāng)前字節(jié)的最低位之間有固定的時鐘沿(上升沿或下降沿)。該編碼方式具有下列特點：a)保證每個編碼字節(jié)中至少有兩個時鐘沿，并且在字節(jié)邊界處有時鐘沿；b)編碼中連續(xù)0或1的長度控制在5個以內(nèi)，具有更好的信號抖動表現(xiàn)，K碼的定義連續(xù)0或1的長度為6位，便于識別。K碼和G碼用于標(biāo)識數(shù)據(jù)包特征，由于他們的編碼方式區(qū)別于數(shù)據(jù)8位/10位編碼，在數(shù)據(jù)流中能夠很容易被識別。4.9.2K碼序列在本方案中，K碼用于標(biāo)識區(qū)分數(shù)據(jù)包或數(shù)據(jù)序列。K碼實際上是連續(xù)的4個字符，見表10。分別有兩組K碼和G碼，其中一組是另外一組的數(shù)據(jù)取反。在編碼階段，兩組不同的碼字是為了確保在前一字節(jié)的9位和當(dāng)前字節(jié)的0位之前形成時鐘沿(上升沿或下降沿)。K碼定義應(yīng)符合表10的規(guī)定。表10K碼定義定義G碼的定義應(yīng)符合表11的規(guī)定。定義K碼和G碼共同構(gòu)成K碼序列。例如，當(dāng)插入K1碼時，實際的序列是“K'1|G'1|G'1|K'1”。端應(yīng)檢測該序列并且能夠容錯，判定出最終的數(shù)據(jù)類型。接收4.9.38位/10位編碼8位/10位的編碼如下：b)編碼數(shù)據(jù)：dout[9],dout[8],dout[7],dout[6],dout[5],dout[4],do編碼流程見圖25。enc[9]=~~din[3]enc[8]=~din[3]^din[7]enc[7]=~-din[3]din[4]enc[6]=~dim[3]^((~din[2]&~din[1]&~din[4])(din[2]&din[0])|(din[1]&din[0]))cne[5]=~din[3]^((~din[2]&~-din[1]&~din[4])(din[2]&~~din[0])(din[1]&~~cin[0D)cnc|4|=~~din|3|^din|6|cnc[3]=…dim[3]^din[5]cnc|2|=~din|3|^((din|2|&~din|1|)|{din[2|&din|1|&~~din|3|)(…din|1|&din[0|)]enc[1|=~din|3]^([~din|2]&din[1D)(din[2]&din[1]&~~din|3]}4~din[2]&~~din[01)enc[0]=din[3]^din[3]Tnitialdout[9](n-1)=1'b0dout[9](n-1)=1'b0NYdout[9:0](n)=enc[9:0]dout[9:0](n)=enc[9:0]圖258位/10位編碼流程在編碼之后，在前一字節(jié)的最高位和當(dāng)前字節(jié)的最低位之間形成時鐘沿。4.9.48位/10位解碼8位/10位的解碼流程見圖26。dindin[9:0]din[9]=1'b1YNd_code[8:0]=din[8:01doul[7]=dcode[8]dout[6]=dcode[4]dout[5]=d_code[3]dout|4i=d_codei7idout[3]=d_code[0]doul[2]=(dcode[6]^dende[5])&---(---dcode[2]&dcodc[1])doul[1]=(dcode[6]dcude[5])&-{dcode[2]&-~dcode[1])dout[0]=(d_code[6]&-d_code[5])(d_code[6]&d_code[5]&d_code[2])lc--d_code[6]&~-d_code[5]&d_code[2])d_code[8:0]=-din[8:0]圖268位/10位解碼流程4.10數(shù)據(jù)加擾為了在數(shù)據(jù)傳輸過程中更好的降低EMI,在發(fā)送端進行8位/10位編碼之前，對數(shù)據(jù)包做加擾處理。接收端在完成8位/10位解碼之后進行相應(yīng)的解擾處理。加擾功能的控制以及LFSR的選擇設(shè)定在CTRL_F以及BCCBC模式指令中。當(dāng)系統(tǒng)上電后，TX和RX的加擾功能都是關(guān)閉的。BCC的BC模式指令以及CTRL_F可以選擇特定的LFSR并開啟加擾功能，同時所有對于加擾設(shè)定的改變都在下一個K3指令后執(zhí)行。這表明數(shù)據(jù)的加擾處理不能在TX發(fā)送K3信號之前使用，即使加擾功能設(shè)定已開啟。每一個端口中數(shù)據(jù)加擾和解擾的處理都是相對獨立的。LFSR通過K3碼(至少一幀中出現(xiàn)一次，替換K2)進行復(fù)位。接收端在通過K3碼完成同步之前，應(yīng)避免輸出畫面。該功能可通過在控制指令包中的PORSD信號實現(xiàn)。每字節(jié)數(shù)據(jù)的加擾/解擾處理，是通過LFSR中定義的8位有效數(shù)據(jù)運算完成。具體的LFSR設(shè)計需要發(fā)送端及接收端保持一致，可參考附錄C進行設(shè)計。加擾處理應(yīng)符合下列原則：a)LFSR具有最高優(yōu)先級，包括K碼，數(shù)據(jù)包以及無效數(shù)據(jù)(IDLE),始終進行移位運算；b)K碼不進行加擾處理。擾碼多項式參見附錄C。5傳輸協(xié)議方案二本方案規(guī)定了8位/9位接口協(xié)議的基本功能：a)發(fā)送端發(fā)送功能；b)接收端接收功能。本方案規(guī)定的接口傳輸協(xié)議，時鐘通道被嵌入到數(shù)據(jù)通道中，系統(tǒng)架構(gòu)見圖27。數(shù)據(jù)通道(差分)數(shù)據(jù)通道(差分)RX端艾SD#1SD#2Sl):3艾SD*4支SD#5T-COySD:源極驅(qū)動芯片圖27點對點接口系統(tǒng)架構(gòu)在指定的應(yīng)用中，數(shù)據(jù)通道的數(shù)目是可選的，由下列因素決定數(shù)據(jù)通道數(shù)目：a)視頻流帶寬；b)每個數(shù)據(jù)通道的最大帶寬；c)指定應(yīng)用中每個源極驅(qū)動芯片的最大帶寬。在本方案規(guī)定的接口傳輸協(xié)議中，對于不同的應(yīng)用，可分別采用一個通道(T-CON和特定源極驅(qū)動芯片之間僅有一對差分信號)和兩個通道(T-CON和特定源極驅(qū)動芯片之間有兩對差分信號)的方案。連接控制(LS)命令通道是一條單端信號線，LS由外部拉高，當(dāng)所有的源極驅(qū)動芯片接收狀態(tài)為鎖定時鐘頻率，源極驅(qū)動芯片會呈現(xiàn)高輸入阻抗，當(dāng)所有的源極驅(qū)動芯片都鎖定后，LS將被外部電路拉高，讓T-CON可以進入下一個狀態(tài)。當(dāng)源極驅(qū)動芯片接收狀態(tài)失鎖，源極驅(qū)動芯片內(nèi)部會拉低，所以只要有任何一顆源極驅(qū)動芯片拉低，LS的腳位狀態(tài)就會呈現(xiàn)為低，T-CON會持續(xù)送時鐘校準(zhǔn)指令。回傳數(shù)據(jù)(FBD)命令通道是一條單端信號線，F(xiàn)BD由外部拉高，當(dāng)源極驅(qū)動芯片傳輸數(shù)據(jù)會將FBD拉低，再進行數(shù)據(jù)傳輸。5.1.2比特和字節(jié)順序約定在本方案中規(guī)定的接口傳輸協(xié)議，在物理層通道中串行傳輸編碼數(shù)據(jù)。編碼之后，每字節(jié)8位數(shù)據(jù)轉(zhuǎn)換為9位。在T-CON和每一顆源極驅(qū)動芯片之間的物理層通道定義為端口。如果在T-CON與源極驅(qū)動芯片之間有一組差分信號線，這個端口定義為1通道結(jié)構(gòu)；如果在T-CON與源極驅(qū)動芯片之間有兩組差分信號線，這個端口定義為2通道結(jié)構(gòu)。在本方案中規(guī)定的接口傳輸協(xié)議，遵從低位優(yōu)先原則，例如，最低位的字節(jié)(0位)首先傳輸，而在每一個字節(jié)中，LSB(D[0])首先傳輸，而MSB(D[8])最后傳輸。上述規(guī)則同時適用于數(shù)據(jù)傳輸和控制指令傳輸。發(fā)送端的協(xié)議層、物理層架構(gòu)見圖28。物理層物理層8位/9位編碼發(fā)送端驅(qū)動P2P匹配和控存P2P匹配和控制包系統(tǒng)數(shù)據(jù)接收單元P2P匹配和控FBI)協(xié)議8位/9位編碼發(fā)送端驅(qū)動發(fā)送端驅(qū)動素緩像線圖28接收端的協(xié)議層、物理層架構(gòu)見圖29。發(fā)送端架構(gòu)協(xié)議層協(xié)議層接收端CDR接收端CDRFBI)協(xié)議資料發(fā)送單元8位/9位解碼8位/9位解碼數(shù)據(jù)包設(shè)定控制指令物理層數(shù)據(jù)包圖29接收端架構(gòu)5.2發(fā)送端協(xié)議發(fā)送端的工作流程見圖30。特定封包特定封包對位完成PLL鎖定狀態(tài)斷電PLI.失鎖當(dāng)LS為低電平時高電平時特定封包待狀態(tài)時鐘校準(zhǔn)狀態(tài)關(guān)機狀態(tài)圖30發(fā)送端工作流程斷電當(dāng)LS為低電平時斷電當(dāng)LS為低電平時在發(fā)送端共有五個工作狀態(tài)：關(guān)機狀態(tài)、上電后等待狀態(tài)、時鐘校準(zhǔn)狀態(tài)、特定封包對位狀態(tài)和顯示傳輸狀態(tài)。轉(zhuǎn)換過程應(yīng)符合下列規(guī)定。a)在上電后，TX進入系統(tǒng)穩(wěn)定與TX配置階段。在該階段中，應(yīng)等待TX初始化配置完成，例b)CDR校準(zhǔn)，即TX、RX時鐘校準(zhǔn)狀態(tài)，CDR校準(zhǔn)完成后，LS信號輸出高電平給T-CON,通知發(fā)送端可以傳輸下一階段的數(shù)據(jù)。c)若CDR校準(zhǔn)失敗，會處于失鎖狀態(tài)，LS信號輸出低電平給T-CON,再重新做CDR校準(zhǔn)。d)ALN校準(zhǔn)，即TX端發(fā)送特定的對位封裝包，RX接收端以此為基準(zhǔn)進行對位，ALN對位完成后，接收端能夠穩(wěn)定接收并還原顯示數(shù)據(jù)及控制數(shù)據(jù)。5.3接收端協(xié)議接收端的工作流程見圖31。高電平時特定封包對位狀態(tài)特定封包對位完成顯示輸山狀態(tài)時鐘校準(zhǔn)狀態(tài)關(guān)機狀態(tài)圖31接收端工作流程在接收端共有四個工作狀態(tài)：關(guān)機狀態(tài)、時鐘校準(zhǔn)狀態(tài)、特定封包對位狀態(tài)和顯示輸出狀態(tài)。轉(zhuǎn)換過程應(yīng)符合下列規(guī)定。a)在上電后，接收端進行時鐘校準(zhǔn)，時鐘校準(zhǔn)完成后，接收端輸出LS信號高電平給發(fā)送端，通知發(fā)送端可以傳輸下一階段的數(shù)據(jù)。b)若時鐘校準(zhǔn)失敗，接收端會拉低LS信號，輸出LS低電平給發(fā)送端，讓發(fā)送端重新發(fā)送時鐘校準(zhǔn)。c)特定封包對位狀態(tài)，可由數(shù)據(jù)中的標(biāo)頭指令封包或標(biāo)尾指令封包進行數(shù)據(jù)對齊，對位完成后，接收端就可正常輸出畫面。5.4數(shù)據(jù)包5.4.1輸出時序封包封包輸出的時序與數(shù)據(jù)關(guān)系：每一條數(shù)據(jù)的起始會有標(biāo)頭指令(CS)封包，結(jié)尾會有標(biāo)尾指令(CE)封包；中間會加入CMD1/CMD2作為顯示區(qū)的極性變換標(biāo)示。每一幀的最后一條數(shù)據(jù)，可以傳送相關(guān)的控制設(shè)定，時序與數(shù)據(jù)關(guān)系見圖32。第一條線數(shù)據(jù)第二條線數(shù)據(jù)最后一條線數(shù)據(jù)第一條線數(shù)據(jù)第二條線數(shù)據(jù)最后一條線數(shù)據(jù)設(shè)置垂直消隱區(qū)水平消隱區(qū)像素數(shù)據(jù)寫像素數(shù)據(jù)寫像素數(shù)據(jù)像素數(shù)據(jù)號像素數(shù)據(jù)像素數(shù)據(jù)像素數(shù)據(jù)像素數(shù)據(jù)像素數(shù)據(jù)寄存器毆定空白區(qū)駕空白區(qū)RFG0REG1RECi2RHG9RFG10REG11RFG12…REG56圖32時序與數(shù)據(jù)封包圖5.4.2接口格式及指令內(nèi)容接口采用時鐘內(nèi)嵌方式，封包由RGB數(shù)據(jù)，控制設(shè)定，指令封包三大部分組成。a)RGB數(shù)據(jù)：每8位數(shù)據(jù)會編碼為9位封包，經(jīng)擾碼器以降低EMI電磁波干擾。b)控制設(shè)定：在雙信道模式下，以信道0為主，每8位數(shù)據(jù)會編碼為9位封包，不做擾碼。c)指令封包：指令內(nèi)容見表12,特定的標(biāo)頭、時鐘鎖定或設(shè)定封包不會做擾碼。表12指令封包指令縮寫編碼型式描述時鐘校準(zhǔn)信號LSBMSBLSBMSB傳輸時鐘信號的特征頻率，用來時間校準(zhǔn)使用標(biāo)頭指令標(biāo)示有效數(shù)據(jù)的起始，用來對齊后面各信道的數(shù)據(jù)顯示區(qū)正極性指令CMD1LSBMSB用來標(biāo)示顯示區(qū)為正極性顯示區(qū)負極性指令CMD2 用來標(biāo)示顯示區(qū)為負極性 L.SI3MSIB緩存器設(shè)置指令CMD3 LSBMSB標(biāo)示為寄存器設(shè)定緩沖區(qū)起始消隱區(qū)正極性指令CMD4l標(biāo)示消隱區(qū)正極性LSBMSI3消隱區(qū)負極性指令CMD5[0][1][2][3][A]「5][6][7][8]標(biāo)示消隱區(qū)負極性標(biāo)尾指令10||1|12|13|14|15116|171LSBMSB標(biāo)示有效數(shù)據(jù)的結(jié)尾，后面為消隱區(qū)的數(shù)據(jù)5.4.3FBD格式及指令內(nèi)容在8位模式下，源極驅(qū)動芯片與T-CON溝通的時間依序定義，第一顆源極驅(qū)動芯片在數(shù)據(jù)線的第11條～第18條回傳(Line11～Line18),第二顆源極驅(qū)動芯片在第21條～第28條回傳(Line21~Line28),以此類推。在10位模式下，源極驅(qū)動芯片與T-CON溝通的時間依序定義，第一顆源極驅(qū)動芯片在數(shù)據(jù)線的第11條～第20條回傳(Line11～Line20),第二顆源極驅(qū)動芯片在第23條～第32條回傳(Line23~Line32),以此類推。在12位模式下，源極驅(qū)動芯片與T-CON溝通的時間依序定義，第一顆源極驅(qū)動芯片在數(shù)據(jù)線的第