二進(jìn)制運(yùn)算電路

3.5二進(jìn)制運(yùn)算電路3.5.1-2半加器和全加器的運(yùn)算邏輯

半加器3.5.3集成多位加法器芯片

串行進(jìn)位加法運(yùn)算超前進(jìn)位集成4位加法器74LS283

全加器的應(yīng)用3.5.4數(shù)值比較器1分為不考慮低位來(lái)的進(jìn)位和考慮低位進(jìn)位兩種情況半加器全加器兩個(gè)1位二進(jìn)制數(shù)相加的過(guò)程2不考慮低位進(jìn)位，將兩個(gè)1位二進(jìn)制數(shù)A、B相加的邏輯運(yùn)算

半加器的真值表邏輯表達(dá)式邏輯圖1000C011110101000SBA半加器的真值表C=AB

1.半加器（HalfAdder）3.5.1-2半加器和全加器31110111010011100101001110100110010100000CiSiCi-1BiAi全加器真值表全加器進(jìn)行加數(shù)、被加數(shù)和低位來(lái)的進(jìn)位信號(hào)的相加2.全加器（FullAdder）4邏輯圖全加器邏輯圖與實(shí)現(xiàn)電路實(shí)現(xiàn)電路5兩個(gè)半加器構(gòu)成一個(gè)全加器611011001+011010011兩個(gè)二進(jìn)制數(shù)相加時(shí)，也分為不考慮低位來(lái)的進(jìn)位和考慮低位進(jìn)位兩種情況。同時(shí)必須考慮各個(gè)位的進(jìn)位兩個(gè)4位二進(jìn)制數(shù)相加的過(guò)程73.5.3集成多位加法器芯片

1.串行進(jìn)位加法器----采用四個(gè)1位全加器組成在電路上如何實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)相加？

A3A2A1A0+B3B2B1B0低位的進(jìn)位信號(hào)送給鄰近高位作為輸入信號(hào)任一位的加法運(yùn)算必須在低一位的運(yùn)算完成之后才能進(jìn)行

串行進(jìn)位加法器運(yùn)算速度不高。

8進(jìn)位輸入是由專門的“進(jìn)位邏輯門”來(lái)提供超前進(jìn)位加法器使每位的進(jìn)位直接由加數(shù)和被加數(shù)產(chǎn)生，而無(wú)需等待低位的進(jìn)位信號(hào)2.超前進(jìn)位加法原理該門綜合所有低位的加數(shù)、被加數(shù)及最低位進(jìn)位輸入9定義兩個(gè)中間變量Gi和Pi：

Si=Ki⊕

Ci-1

Ci=Gi＋PiCi-1

Gi=AiBiPi=Ai＋Bi

……產(chǎn)生變量

……傳輸變量

注意進(jìn)位信號(hào)的產(chǎn)生……中間變量

Ki=GiPi=Ai⊕Bi

1074LS283邏輯圖11Si=Ki⊕Ci-1

Ci=Gi＋PiCi-1

S0=K0⊕C-1

=A0⊕B0⊕

C-1

本位和信號(hào)的產(chǎn)生S1=K1⊕C0

=A1⊕B1⊕

C0

S2=K2⊕C1

=A2⊕B2⊕

C1

S3=K3⊕C2

=A3⊕B3⊕

C2

12Si=Ki⊕Ci-1

Ci=Gi＋PiCi-1

C0=G0+P0C-1

C1=G1+P1C0=G1+P1G0+P1P0C-1

C2=G2+P2C1=G2+P2G1+P2

P1G0+P2

P1P0C-1

C3=G3+P3C2=G3+P3G2+P3

P2G1+P3P2P1G0

+P3P2P1P0C-1

進(jìn)位信號(hào)的產(chǎn)生132.超前進(jìn)位集成4位加法器74LS283

74LS283邏輯框圖

74LS283引腳圖143.超前進(jìn)位加法器74LS283的應(yīng)用例1用兩片74LS283構(gòu)成一個(gè)8位二進(jìn)制數(shù)加法器在片內(nèi)是超前進(jìn)位，而片與片之間是串行進(jìn)位。158421碼輸入余3碼輸出1100例2用74LS283構(gòu)成8421BCD碼轉(zhuǎn)換為余3碼的碼制轉(zhuǎn)換電路8421碼余3碼000000010010001101000101

+0011+0011+0011CO16補(bǔ)碼和反碼的關(guān)系式:N補(bǔ)=N反+1。反碼和補(bǔ)碼這里只討論數(shù)值碼，不包括符號(hào)位原碼自然二進(jìn)制碼反碼將原碼中的所有0變?yōu)?，所有1變?yōu)?后的代碼。反碼與原碼的一般關(guān)系式：N反=（2n

1）N原補(bǔ)碼N補(bǔ)=2n

N原原碼：000101反碼：111010111111

補(bǔ)碼：111011例3*利用加法器完成減法運(yùn)算17加補(bǔ)碼完成減法運(yùn)算1）A

B

0的情況。10100

00100補(bǔ)碼和反碼的關(guān)系式:N補(bǔ)=N反+1進(jìn)位反相借位2）A

B<0的情況。01100借位

11100進(jìn)位反/p>

0001-0101-0100

結(jié)果表明，在A–B

0時(shí)，借位信號(hào)為0，所得的差就是差的原碼。在A–B<0時(shí)，借位信號(hào)為1，所得的差是差絕對(duì)值的補(bǔ)碼。18由加補(bǔ)碼完成減法運(yùn)算的減法器電路193.5.4數(shù)值比較器1數(shù)值比較器的邏輯功能2集成4位數(shù)值比較器74LS85集成數(shù)值比較器74LS85的功能數(shù)值比較器的位數(shù)擴(kuò)展201數(shù)值比較器的邏輯功能輸入輸出ABFA>BFA<BFA=B000010101010100110011位比較器真值表1位數(shù)值比較器對(duì)兩個(gè)1位二進(jìn)制數(shù)A、B進(jìn)行比較數(shù)值比較器完成對(duì)兩個(gè)二進(jìn)制數(shù)A、B進(jìn)行大小比較真值表邏輯表達(dá)式邏輯圖1位數(shù)值比較器的邏輯圖21

先從高位比起，高位不等時(shí)，即可區(qū)別數(shù)值的大小

當(dāng)高位相等，再比較低位數(shù)，比較結(jié)果由低位決定2.多位數(shù)值比較器的設(shè)計(jì)原則2274LS8574LS85的引腳圖74LS85比較器不僅能完成兩個(gè)4位二進(jìn)制數(shù)的大小比較，還能擴(kuò)展為更多位數(shù)的數(shù)值比較74LS85的示意框圖3.集成4位數(shù)值比較器74LS8523輸入輸出A3B3A2B2A1B1A0B0IA>BIA<BIA=BFA>BFA<BFA=BA3

>B3××××××HLLA3

<B3××××××LHLA3

=B3A2

>B2×××××HLLA3

=B3A2

<B2×××××LHLA3

=B3A2

=B2A1

>B1××××HLLA3

=B3A2

=B2A1

<B1××××LHLA3

=B3A2

=B2A1

=B1A0

>B0×××HLLA3

=B3A2

=B2A1

=B1A0

<B0×××LHLA3

=B3A2

=B2A1

=B1A0

=B0HLLHLLA3

=B3A2

=B2A1

=B1A0

=B0LHLLHLA3

=B3A2

=B2A1

=B1A0

=B0××HLLHA3

=B3A2

=B2A1

=B1A0

=B0HHLLLLA3

=B3A2

=B2A1

=B1A0

=B0LLLHHL74LS85功能表24用兩片7485組成8位數(shù)值比較器（串聯(lián)擴(kuò)展方式）低位片高位片低四位高四位輸出在位數(shù)較多或比較速度有要求時(shí)應(yīng)采取并聯(lián)方式4