第1章 EDA技術(shù)概述

1課程要求學(xué)時數(shù)：60學(xué)時（必修）成績：出勤+作業(yè)+上機+期末成績3次不到取消考試資格請假需在上課之前，假條需輔導(dǎo)員簽字本課程安排：學(xué)時數(shù)：60學(xué)時（課堂教學(xué)32學(xué)時，實驗28學(xué)時）課堂教學(xué)內(nèi)容：第一章、EDA技術(shù)概況第二章、VHDL硬件描述語言第三章、MAX+PLUSⅡ是用指南第四章、QuartusⅡ使用指南第五章、常用數(shù)字電路的設(shè)計第六章、數(shù)字系統(tǒng)的設(shè)計

實驗教學(xué)內(nèi)容：分7次共28學(xué)時。掌握EDA開發(fā)系統(tǒng)MAX+PLUSII，從簡單的電路設(shè)計入手，到最后能夠設(shè)計、并實現(xiàn)比較復(fù)雜的電子系統(tǒng)。培養(yǎng)學(xué)生利用EDA技術(shù)設(shè)計電子系統(tǒng)的實際動手能力。教學(xué)目的：了解一類可編程邏輯器件，掌握一門硬件描述語言，熟悉使用一種EDA設(shè)計工具，設(shè)計自己的芯片。注重實踐鍛煉，培養(yǎng)綜合設(shè)計能力。參考資料《數(shù)字電路EDA技術(shù)及應(yīng)用》譚會生、張昌凡編著西安電子科技大學(xué)出版社《VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計》

侯伯亨顧新等編著西安電子科技大學(xué)出版社《CPLD/FPGA的開發(fā)和應(yīng)用》徐光輝等編著電子工業(yè)出版社出版基礎(chǔ)課程：《數(shù)字電路》、《微機原理與應(yīng)用》、《C語言》EDA技術(shù)的相關(guān)網(wǎng)址：

……第1章EDA技術(shù)概述

1.1EDA技術(shù)及其發(fā)展1.2傳統(tǒng)設(shè)計方法與EDA方法的區(qū)別1.3EDA工程的設(shè)計流程1.1EDA技術(shù)及其發(fā)展EDA技術(shù)的涵義什么是EDA？

ElectronicDesignAutomation，即電子設(shè)計自動化。EDA技術(shù)就是以計算機為工具，設(shè)計者在EDA軟件平臺上，用硬件描述語言HDL完成設(shè)計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。

手工設(shè)計：設(shè)計者+紙+筆自動設(shè)計：設(shè)計者+EDA技術(shù)EDA技術(shù)的內(nèi)涵從廣義的角度包含了：半導(dǎo)體工藝設(shè)計自動化；可編程器件設(shè)計自動化；電子系統(tǒng)設(shè)計自動化；印刷電路板設(shè)計自動化；仿真與測試、故障診斷自動化；形式驗證自動化。EDA技術(shù)的范疇IC版圖設(shè)計PLD設(shè)計電路設(shè)計PCB設(shè)計模擬電路數(shù)字電路混合電路設(shè)計輸入邏輯綜合仿真編程下載本課程內(nèi)容！EDA（ElectronicDesignAutomation，電子設(shè)計自動化）是在計算機的輔助下完成電子產(chǎn)品設(shè)計的一種先進的硬件設(shè)計技術(shù)！是立足于計算機工作平臺開發(fā)出來的一整套先進的設(shè)計電子系統(tǒng)的軟件工具。計算機并口器件編程接口PCBBoardPLD編程目標文件EDA技術(shù)的狹義定義：

以大規(guī)?？删幊踢壿嬈骷樵O(shè)計載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達方式，以計算機、大規(guī)?？删幊唐骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計工具，自動完成用軟件方式描述的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化、布局布線、邏輯仿真，直至完成對于特定目標芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T多學(xué)科融合的新技術(shù)。

應(yīng)用介紹：數(shù)字電視傳輸復(fù)用系統(tǒng)中的數(shù)字電視復(fù)用器應(yīng)用介紹：雷達系統(tǒng)中的信號處理與時序控制器EDA技術(shù)的主要內(nèi)容實現(xiàn)載體：大規(guī)?？删幊踢壿嬈骷≒LD__ProgrammableLogicDevice）描述方式：硬件描述語言（HDL__HarddescriptionLanguage)VHDL、VerilogHDL等設(shè)計工具：開發(fā)軟件、開發(fā)系統(tǒng)硬件驗證：實驗開發(fā)系統(tǒng)FPGA__FieldProgrammableGatesArrayCPLD__ComplexProgrammableLogicDevice

主流公司：Xilinx、Altera、LatticeFPGA/CPLD顯著優(yōu)點：開發(fā)周期短、產(chǎn)品上市速度快、投資風(fēng)險小、市場適應(yīng)能力強、硬件修改升級方便。1.大規(guī)?？删幊踢壿嬈骷?/p>

三類器件的主要性能指標比較VHDL：IEEE標準，系統(tǒng)級抽象描述能力較強。

Verilog:IEEE標準，門級開關(guān)電路描述能力較強。

ABEL:系統(tǒng)級抽象描述能力差，適合于門級電路描述。2.硬件描述語言（HDL__HardwareDescriptionLanguage）

系統(tǒng)級（SystemLevel）

算法級（AlgorithmicLevel）

寄存器傳輸級（RegisterTransferLevel）

門級（GateLevel）

電路級（CircuitLevel）VHDLVerilogHDL

硬件描述語言(HDL__HardDescriptionLanguage)具有抽象的系統(tǒng)描述能力，是現(xiàn)代EDA技術(shù)的切入點，是設(shè)計者與設(shè)計自動化工具之間的橋梁。可實現(xiàn)系統(tǒng)級的仿真和邏輯綜合。據(jù)此實現(xiàn)大規(guī)模集成電路的設(shè)計，可極大縮短Time-to-Market時間。硬件描述語言的作用：EDA開發(fā)工具分為：集成化的開發(fā)系統(tǒng)：特定功能的開發(fā)軟件：綜合軟件仿真軟件3.軟件開發(fā)工具Altera公司：QuartusⅡ、MaxplusⅡ系列Xilinx公司：ISE、Foundation、

Aillance系列Lattice公司：ispEXPERT系列

ispLEVER系列集成化的開發(fā)系統(tǒng)綜合類：

Synplicity公司的Synplify/SynplifyProSynopsys公司的FPGAexpress、FPGAcompilerⅡ、

DesignCompilerMentor公司的

LeonardoSpectrum仿真類：

ModelTech公司的ModelsimAldec公司的

ActiveHDLCadence公司的NC-Verilog、NC-VHDL、

NC-SIM特定功能的開發(fā)軟件

4.實驗開發(fā)系統(tǒng)

EDA技術(shù)的發(fā)展史EDA技術(shù)的發(fā)展分為三個階段20世紀70年代

20世紀80年代

20世紀90年代

EDA技術(shù)在進入21世紀后，得到了更大的發(fā)展，突出表現(xiàn)在以下幾個方面：（1）在FPGA上實現(xiàn)DSP（數(shù)字信號處理）應(yīng)用成為可能，用純數(shù)字邏輯進行DSP模塊的設(shè)計，使得高速DSP實現(xiàn)成為現(xiàn)實，并有力地推動了軟件無線電技術(shù)的實用化和發(fā)展。基于FPGA的DSP技術(shù)，為高速數(shù)字信號處理算法提供了實現(xiàn)途徑。（2）嵌入式處理器軟核的成熟，使得SOPC（SystemOnaProgrammableChip）步入大規(guī)模應(yīng)用階段，在一片F(xiàn)PGA上實現(xiàn)一個完備的數(shù)字處理系統(tǒng)成為可能。（3）在仿真和設(shè)計兩方面支持標準硬件描述語言的功能強大的EDA軟件不斷推出。（4）電子技術(shù)領(lǐng)域全方位融入EDA技術(shù)，除了日益成熟的數(shù)字技術(shù)外，傳統(tǒng)的電路系統(tǒng)設(shè)計建模理念發(fā)生了重大的變化，如軟件無線電技術(shù)的崛起、模擬電路系統(tǒng)硬件描述語言的表達和設(shè)計的標準化、系統(tǒng)可編程模擬器件的出現(xiàn)、數(shù)字信號處理和圖像處理的全硬件實現(xiàn)方案的普遍接受以及軟硬件技術(shù)的進一步融合等。（5）EDA使得電子領(lǐng)域各學(xué)科的界限更加模糊，更加互為包容，如模擬與數(shù)字、軟件與硬件、系統(tǒng)與器件、ASIC與FPGA、行為與結(jié)構(gòu)等。（6）基于EDA的用于ASIC設(shè)計的標準單元已涵蓋大規(guī)模電子系統(tǒng)及復(fù)雜IP核模塊。軟硬IP（IntellectualProperty）核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域廣泛應(yīng)用。（7）系統(tǒng)級、行為驗證級硬件描述語言的出現(xiàn)（如SystemC），使復(fù)雜電子系統(tǒng)的設(shè)計和驗證趨于簡單。1.2傳統(tǒng)設(shè)計方法與EDA方法的區(qū)別傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計方法是自下而上的設(shè)計方法，是以固定功能元件為基礎(chǔ)，基于電路板的設(shè)計方法，主要設(shè)計文件是電路原理圖。設(shè)計一個電子秒表電路，使之完成以下功能：按0.01s的步長進行計時；具有異步清零和啟動/停止計數(shù)功能；并用數(shù)碼管顯示其秒高位、秒低位，百分秒高位、百分秒低位。為便于顯示，秒和百分秒信號均采用BCD碼計數(shù)方式。問題的提出（實例）解決方案1——傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計方法1.根據(jù)設(shè)計要求劃分功能模塊；2.確定輸入和輸出的關(guān)系，畫出真值表；3.由真值表寫出邏輯表達式；4.利用公式或卡諾圖進行人工化簡；5.根據(jù)化簡后的邏輯表達式畫出電路原理圖；6.在面包板上進行實驗，驗證電路的正確性；7.若無錯誤，再在透明薄膜上用貼圖符號貼PCB圖；8.檢查后送制板廠制板；9.對PCB板進行安裝、調(diào)試，若有大的錯誤，修改設(shè)計，重復(fù)以上過程，重新制板。搭積木的方式！基于電路板的設(shè)計方法——采用固定功能的器件（通用型器件），通過設(shè)計電路板來實現(xiàn)系統(tǒng)功能傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計方法的

缺點設(shè)計周期長，靈活性差，耗時耗力，效率低下。設(shè)計依賴于設(shè)計師的經(jīng)驗。設(shè)計后期的仿真不易實現(xiàn)。調(diào)試復(fù)雜，容易出錯；設(shè)計依賴于現(xiàn)有的通用元器件。芯片種類多，數(shù)量大，受市場的限制；產(chǎn)品體積大。解決方案2——現(xiàn)代的數(shù)字系統(tǒng)設(shè)計方法基于芯片的設(shè)計方法——采用PLD（可編程邏輯器件），利用EDA開發(fā)工具，通過芯片設(shè)計來實現(xiàn)系統(tǒng)功能。EDA軟件空白PLD+數(shù)字系統(tǒng)編程現(xiàn)代數(shù)字系統(tǒng)的設(shè)計采用EDA方法。EDA方法是一種自上而下（Top-Down)的設(shè)計方法。其方案驗證與設(shè)計、系統(tǒng)邏輯綜合、布局布線、性能仿真、器件編程等均由EDA工具一體化完成。由于整個設(shè)計是從頂層開始的，設(shè)計中可逐層描述，逐層仿真，保證滿足系統(tǒng)指標。結(jié)合應(yīng)用領(lǐng)域的具體要求，及時調(diào)整設(shè)計方案，進行性能優(yōu)化，從而保證了設(shè)計的正確性，縮短了設(shè)計周期。EDA技術(shù)為電子系統(tǒng)設(shè)計帶來了這樣的變化：（1）設(shè)計效率提高，設(shè)計周期縮短；（2）設(shè)計質(zhì)量提高；（3）設(shè)計成本降低；（4）能更充分地發(fā)揮設(shè)計人員的創(chuàng)造性；（5）設(shè)計成果的重用性大大提高，省去了不必要的重復(fù)勞動。傳統(tǒng)方法與EDA設(shè)計方法的比較如下表所示。HDL語言編寫的程序電路原理圖主要設(shè)計文件系統(tǒng)硬件設(shè)計早期系統(tǒng)硬件設(shè)計后期仿真時期自上而下自下而上設(shè)計方法芯片電路板設(shè)計對象PLD通用型器件采用器件EDA方法傳統(tǒng)方法特點1.3EDA工程的設(shè)計流程設(shè)計輸入1．圖形輸入圖形輸入通常包括原理圖輸入、狀態(tài)圖輸入和波形圖輸入等方法。最常用的是原理圖輸入方法。2．文本輸入文本輸入是采用硬件描述語言，如VHDL或Verilog，進行編輯輸入。這種方式與傳統(tǒng)的計算機軟件語言編輯輸入基本一致。任何支持硬件描述語言的EDA工具都支持文本方式的編輯和編譯。邏輯綜合和優(yōu)化所謂邏輯綜合，就是將電路的高級語言描述(如HDL、原理圖或狀態(tài)圖形的描述)轉(zhuǎn)換成低級的，可與FPGA/CPLD或構(gòu)成ASIC的門陣列基本結(jié)構(gòu)相映射的網(wǎng)表文件。可見，綜合過程是將軟件轉(zhuǎn)化為硬件電路的關(guān)鍵步驟，是文字描述與硬件實現(xiàn)的一座橋梁。適配

所謂適配也稱結(jié)構(gòu)綜合，就是將由綜合器產(chǎn)生的網(wǎng)表文件針對某一具體的目標器進行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、布線與操作等，配置于指定的目標器件中，產(chǎn)生最終的下載文件，如JEDEC、Jam格式的文件。

仿真設(shè)計過程中的仿真有三種，它們是行為仿真、功能仿真和時序仿真。所謂行為仿真，就是將VHDL設(shè)計