LDPC碼的低復(fù)雜度譯碼算法研究與FPGA實(shí)現(xiàn)的開題報(bào)告

LDPC碼的低復(fù)雜度譯碼算法研究與FPGA實(shí)現(xiàn)的開題報(bào)告開題報(bào)告一、選題背景LDPC碼（Low-DensityParity-Checkcodes）是當(dāng)前最為流行和熱門的一種誤碼糾正碼。它由RobertG.Gallager教授在20世紀(jì)60年代初發(fā)明，近年來，憑借其出色的性能在無線通信、存儲(chǔ)系統(tǒng)、數(shù)據(jù)傳輸?shù)阮I(lǐng)域得到了廣泛的應(yīng)用，并成為了新一代通訊標(biāo)準(zhǔn)IEEE802.11n和IEEE802.16e的重要組成部分。然而由于LDPC碼的復(fù)雜度較高，目前仍面臨許多難題。其中最大的問題是LDPC解碼復(fù)雜度高，需要高性能計(jì)算機(jī)才能解碼。因此研究低復(fù)雜度的LDPC譯碼算法和LDPC碼的硬件實(shí)現(xiàn)是一項(xiàng)十分緊迫和具有實(shí)際意義的任務(wù)。二、研究目標(biāo)本研究的主要目標(biāo)是通過研究靈敏度信息的應(yīng)用，提出一種新的低復(fù)雜度LDPC碼譯碼算法，并在FPGA平臺上進(jìn)行硬件實(shí)現(xiàn)。目標(biāo)包括：1.提出一種新的譯碼算法，實(shí)現(xiàn)對LDPC碼的高效解碼。2.在FPGA平臺上實(shí)現(xiàn)新的LDPC譯碼算法。3.測試驗(yàn)證所提出的算法性能和硬件實(shí)現(xiàn)的正確性和可行性。三、研究內(nèi)容和方法研究內(nèi)容：1.分析常用的LDPC譯碼算法，比較它們的優(yōu)缺點(diǎn)。2.提出一種新的低復(fù)雜度LDPC碼譯碼算法，應(yīng)用靈敏度信息。3.基于FPGA平臺實(shí)現(xiàn)所提出的算法，并測試驗(yàn)證性能和硬件實(shí)現(xiàn)的正確性和可行性。研究方法：1.閱讀國內(nèi)外文獻(xiàn)，進(jìn)行比較研究，了解目前LDPC譯碼算法的發(fā)展和存在問題。2.提出新的算法，分析并比較它與其他常用算法的優(yōu)缺點(diǎn)。3.將算法實(shí)現(xiàn)在FPGA平臺上，并進(jìn)行性能和正確性測試。四、研究意義1.所提出的新的LDPC譯碼算法可以降低LDPC碼的解碼時(shí)間，提高解碼效率，進(jìn)而提高通信系統(tǒng)的可靠性。2.本研究所使用的FPGA實(shí)現(xiàn)技術(shù)本身也有一定的獨(dú)特性，可以為未來的譯碼器設(shè)計(jì)提供實(shí)現(xiàn)思路和借鑒。五、預(yù)期成果1.一篇論文，闡述LDPC碼的低復(fù)雜度譯碼算法及FPGA實(shí)現(xiàn)的相關(guān)內(nèi)容。2.一份LDPC譯碼算法的軟件模擬以及FPGA硬件實(shí)現(xiàn)，包括譯碼器功能的測試驗(yàn)證和性能比較。3.一份譯碼器的工程文件，包括硬件設(shè)計(jì)思路、常見問題解決方案等。六、研究進(jìn)度安排第一階段（2021年3月-2021年4月）：閱讀文獻(xiàn)，了解LDPC碼的譯碼算法，制定研究計(jì)劃。第二階段（2021年5月-2021年6月）：針對現(xiàn)有算法的缺點(diǎn)，提出新的算法，進(jìn)行實(shí)現(xiàn)。第三階段（2021年7月-2021年8月）：將算法在FPGA平臺上實(shí)現(xiàn)，并進(jìn)行性能測試和正確性驗(yàn)證。第四階段（2021年9月-2021年10月）：總結(jié)數(shù)據(jù)，進(jìn)行分析和比較，進(jìn)一步改進(jìn)和研究。七、預(yù)期挑戰(zhàn)與解決方案挑戰(zhàn)：1.FPGA硬件資源受限，難以實(shí)現(xiàn)高復(fù)雜度算法。2.目前的低復(fù)雜度算法雖然能夠減少算法復(fù)雜度，但在一定程度上會(huì)影響解