數字電子技術基礎第三章邏輯門電路

數字電子技術基礎第三章邏輯門電路2024/3/24數字電子技術基礎第三章邏輯門電路教學參考書《數字電子線路(第2版)》姜有根、郭晉陽電子工業(yè)出版社中等職業(yè)教育國家規(guī)劃教材(適用中專、中職)《數字電子技術基礎(第2版)》楊志忠、衛(wèi)樺林等高等教育出版社“十五”國家級規(guī)劃教材(適用大專)《數字電子技術基礎(第5版)》閻石高等教育出版社面向21世紀課程教材(適用本科)數字電子技術基礎第三章邏輯門電路第三章邏輯門電路1.教學目標：掌握二極管、三極管、MOS管靜態(tài)開關特性，了解他們的動態(tài)開關特性；掌握常見的分立元件門電路和組合邏輯門電路，掌握TTL邏輯門的邏輯功能，了解其電氣特性；掌握CMOS邏輯門的邏輯功能，了解其電氣特性；了解TTL門和CMOS門使用的注意事項；2.教學重點：不同元器件的靜態(tài)開關特性，分立元件門電路和組合門電路，TTL和CMOS集成邏輯門電路基本功能和電氣特性。3.教學難點：組合邏輯門電路、TTL和CMOS集成邏輯門4.課時安排：第一節(jié)常見元器件的開關特性第二節(jié)基本邏輯門電路第三節(jié)TTL和CMOS集成邏輯門電路數字電子技術基礎第三章邏輯門電路第一節(jié)常見元器件的開關特性邏輯門電路：用以實現基本邏輯運算和復合邏輯運算的電子電路。常用的邏輯門電路有：與門、或門、非門、與非門、或非門、同或門、異或門等，稱為基本邏輯門電路。集成TTL門電路：由雙極性晶體管組成，工作速度快，功耗大，集成度低集成CMOS門電路：由單極型MOS管組成，功耗低，集成度高，工作速度較慢數字電子技術基礎第三章邏輯門電路第一節(jié)常見元器件的開關特性門電路(電子開關)滿足一定條件時，電路允許信號通過

開關接通。開門狀態(tài)：關門狀態(tài)：條件不滿足時，電路信號通不過

開關斷開。數字電子技術基礎第三章邏輯門電路第一節(jié)常見元器件的開關特性以TTL門電路為例：高電平范圍2.4V~3.6V，標準高電平為3V；低電平范圍0V~0.8V，標準低電平為0.3V。0.8V0V2.4V3.6V標準高電平3V標準低電平0.3VTTL門電路中的高、低電平構成的正邏輯示意圖10數字電路中，不需要關注具體電壓值，只需關注電平狀態(tài)數字電子技術基礎第三章邏輯門電路第一節(jié)常見元器件的開關特性各種門電路的輸入和輸出只有高電平和低電平兩個不同的狀態(tài)。高、低電平不是一個固定的數值，而是有一定的變化范圍。正邏輯：1表示高電平，0表示低電平負邏輯：0表示高電平，1表示低電平如右圖正邏輯表示：K開---VO輸出高電平，對應“1”K合---VO輸出低電平，對應“0”數字電子技術基礎第三章邏輯門電路第一節(jié)常見元器件的開關特性數字集成電路絕大多數都是由雙極型二極管、三極管或單極型場效應管組成。這些晶體管大部分工作在導通和截止狀態(tài)，相當于開關的“接通”和“斷開”，故門電路又稱為電子開關。靜態(tài)開關特性：什么條件下導通，什么條件下截止動態(tài)開關特性：導通與截止兩種狀態(tài)之間轉換過程的特性開關特性數字電子技術基礎第三章邏輯門電路第一節(jié)常見元器件的開關特性A、晶體二極管靜態(tài)開關特性1.二極管的開關特性

VON：門檻電壓或稱閾值電壓、開啟電壓VD：導通電壓降VD=0.7V視為硅二極管導通的條件（鍺二極管0.3V）二極管正向導通時的等效電路數字電子技術基礎第三章邏輯門電路第一節(jié)常見元器件的開關特性A、晶體二極管靜態(tài)開關特性A.截止條件：vD<VON

B.實際：vD≤0，保證二極管可靠截止C.VZ：二極管的反向擊穿電壓二極管截止時的等效電路1.二極管的開關特性

數字電子技術基礎第三章邏輯門電路第一節(jié)常見元器件的開關特性B、二極管動態(tài)開關特性1.二極管的開關特性

tre反向恢復時間：二極管從導通到截止所需時間。動態(tài)過程（過渡過程）：二極管導通和截止之間轉換過程。數字電子技術基礎第三章邏輯門電路第一節(jié)常見元器件的開關特性2.三極管的開關特性

NPN型硅三極管開關電路及其特性A、晶體三極管靜態(tài)開關特性三極管具有飽和、放大和截止三種工作狀態(tài)，在數字電路中，主要工作于飽和和截止狀態(tài)。數字電子技術基礎第三章邏輯門電路第一節(jié)常見元器件的開關特性2.三極管的開關特性

A、晶體三極管靜態(tài)開關特性數字電子技術基礎第三章邏輯門電路第一節(jié)常見元器件的開關特性2.三極管的開關特性

B、晶體三極管動態(tài)開關特性td----延遲時間(Delaytime)，為從輸入信號正躍變瞬間到iC上升到0.1ICmax所需的時間。tr----上升時間(Risetime)，是集電極電流iC從0.1ICmax上升到0.9ICmax所需的時間。ton=td+tr開通時間ton:為從輸入信號正躍變瞬間到iC上升到最大值ICmax的90％所經歷的時間。數字電子技術基礎第三章邏輯門電路第一節(jié)常見元器件的開關特性2.三極管的開關特性

B、晶體三極管動態(tài)開關特性ts--存儲時間(Storagetime)：從輸入信號的負躍變瞬間到iC下降到0.9ICmax所需的時間。tf--下降時間(Falltime)：從0.9ICmax下降到0.1ICmax所需的時間。toff=ts+tf關斷時間toff：從輸入信號負躍變的瞬間，到iC下降到0.1ICmax所經歷的時間。數字電子技術基礎第三章邏輯門電路第一節(jié)常見元器件的開關特性2.三極管的開關特性

B、晶體三極管動態(tài)開關特性ton和toff一般約在幾十納秒（ns=10-9s）范圍。通常都有toff

>ton，而且ts>tf。ts

的大小是影響三極管速度的最主要因素，要提高三極管的開關速度就要設法縮短ton與toff

，特別是要縮短ts

。數字電子技術基礎第三章邏輯門電路第一節(jié)常見元器件的開關特性3.MOS管的開關特性

A、MOS管靜態(tài)開關特性在數字電路中，MOS管也是作為開關元件使用，一般采用增強型的MOS管組成開關電路，并由柵源電壓uGS控制MOS管的導通和截止。(右圖為增強型N溝型MOS管)當UGS<UGS(th)門限電壓時，NMOS管截止，漏極電流iD=0,輸出uo=VDD，這時，NMOS相當于開關斷開；當UGS>UGS(th)門限電壓時，NMOS管導通，其導通電阻為RD，如果RD>>RON,則uo≈0V，這是NMOS管相當于開關接通。數字電子技術基礎第三章邏輯門電路第一節(jié)常見元器件的開關特性3.MOS管的開關特性

B、MOS管動態(tài)開關特性設輸入ui的低電平為0V，高電平為VDD當輸入ui由低電平0V正躍到高電平VDD時，NMOS管需經過ton才能由截止轉為導通；當輸入ui由高電平VDD負躍到低電平0V時，NMOS管需經過toff才能由導通轉為截止；MOS管輸出總是滯后于輸入，響應較慢。數字電子技術基礎第三章邏輯門電路第二節(jié)基本邏輯門電路1.二極管與門、或門A.與門電路數字電子技術基礎第三章邏輯門電路第二節(jié)基本邏輯門電路1.二極管與門、或門B.或門電路數字電子技術基礎第三章邏輯門電路第二節(jié)基本邏輯門電路2.三極管非門因非門輸入信號與輸出信號正好相反，故非門又稱反相器數字電子技術基礎第三章邏輯門電路第二節(jié)基本邏輯門電路3.與非門、或非門數字電子技術基礎第三章邏輯門電路第三節(jié)TTL和CMOS集成邏輯門電路1.TTL集成邏輯門電路TTL集成邏輯門電路：輸入級和輸出級都為晶體三極管，所以稱為晶體管-晶體管邏輯門電路，英文簡寫為TTL。與分立元件電路相比，集成電路具有體積小、可靠性高、速度快的特點，而且輸入、輸出電平匹配，所以早已廣泛采用。根據電路內部的結構，可分為DTL（二極管構成）、TTL(晶體管構成)、MOS(場效應管構成)管集成門電路，本節(jié)舉例介紹TTL和MOS管構成的集成邏輯門電路。數字電子技術基礎第三章邏輯門電路第三節(jié)TTL和CMOS集成邏輯門電路1.TTL集成邏輯門電路輸入級由多發(fā)射極晶體管T1和基極電組R1組成，它實現了輸入變量A、B、C的與運算輸出級：由T3、T4、T5和R4、R5組成其中T3、T4構成復合管，與T5組成推拉式輸出結構。具有較強的負載能力中間級是放大級，由T2、R2和R3組成，T2的集電極C2和發(fā)射極E2可以分提供兩個相位相反的電壓信號數字電子技術基礎第三章邏輯門電路第三節(jié)TTL和CMOS集成邏輯門電路1.TTL集成邏輯門電路0.3V3.6V3.6V1V3.6V5V數字電子技術基礎第三章邏輯門電路第三節(jié)TTL和CMOS集成邏輯門電路1.TTL集成邏輯門電路3.6V3.6V2.1V0.3V3.6V數字電子技術基礎第三章邏輯門電路第三節(jié)TTL和CMOS集成邏輯門電路1.TTL集成邏輯門電路數字電子技術基礎第三章邏輯門電路第三節(jié)TTL和CMOS集成邏輯門電路2.集電極開路TTL“與非”門(OC門)集電極開路OC門與的優(yōu)點：1.輸出端能并聯使用(線與)2.滿足對不同高電平輸出數字電子技術基礎第三章邏輯門電路第三節(jié)TTL和CMOS集成邏輯門電路2.集電極開路TTL“與非”門(OC門)(1).OC門的輸出端并聯，實現線與功能。RL為外接負載電阻。Y1Y2Y000010100111Y1=ABY2=CD數字電子技術基礎第三章邏輯門電路第三節(jié)TTL和CMOS集成邏輯門電路2.集電極開路TTL“與非”門(OC門)（2）用OC門實現電平轉換，改變RL的電阻阻值，可以改變輸出高電平電壓數字電子技術基礎第三章邏輯門電路第三節(jié)TTL和CMOS集成邏輯門電路3.三態(tài)輸出門(TS門)三態(tài)門：增加了控制輸入端（Enable），一般用E或者EN表示，有的書中又稱為使能端。數字電子技術基礎第三章邏輯門電路第三節(jié)TTL和CMOS集成邏輯門電路3.三態(tài)輸出門(TS門)高電平有效用“▽”表示輸出為三態(tài)。低電平有效數字電子技術基礎第三章邏輯門電路第三節(jié)TTL和CMOS集成邏輯門電路3.三態(tài)輸出門(TS門)三態(tài)門電路的輸出有三種狀態(tài)：高電平、低電平、高阻態(tài)。何為高阻狀態(tài)？懸空、懸浮狀態(tài)，又稱為禁止狀態(tài)測電阻為∞，故稱為高阻狀態(tài)測電壓為0V，但不是接地因為懸空，所以測其電流為0A數字電子技術基礎第三章邏輯門電路第三節(jié)TTL和CMOS集成邏輯門電路3.三態(tài)輸出門(TS門)三態(tài)門實現總線傳輸各三態(tài)門的控制端EN輪流為高電平，且在任何時刻只有一個門的控制端為高電平，就可實現總線傳輸。數字電子技術基礎第三章邏輯門電路第三節(jié)TTL和CMOS集成邏輯門電路4.CMOS反相器COMS邏輯門是互補-金屬-氧化物-半導體場效應管門電路的簡稱。具備微功耗，抗干擾能力強的優(yōu)點。以下為CMOS反相器的工作原理圖：數字電子技術基礎第三章邏輯門電路第三節(jié)TTL和CMOS集成邏輯門電路5.TTL和CMOS集成邏輯門電路使用注意事項數字電子技術基礎第三章邏輯門電路本章小結1.邏輯門電路：用