計(jì)算機(jī)組成原理第十二講

計(jì)算機(jī)組成原理第十二講第1頁，課件共37頁，創(chuàng)作于2023年2月本章解決主要問題存儲(chǔ)器如何存儲(chǔ)信息？在實(shí)際應(yīng)用中如何用存儲(chǔ)芯片組成具有一定存儲(chǔ)容量的存儲(chǔ)器？第2頁，課件共37頁，創(chuàng)作于2023年2月本章主要內(nèi)容存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)存儲(chǔ)信息的原理存儲(chǔ)系統(tǒng)的組織的角度，討論：存儲(chǔ)器的邏輯設(shè)計(jì)主存與CPU的連接DRAM的刷新效驗(yàn)技術(shù)磁表面存儲(chǔ)器提高存儲(chǔ)系統(tǒng)性能的措施第3頁，課件共37頁，創(chuàng)作于2023年2月存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)三級(jí)存儲(chǔ)體系存儲(chǔ)系統(tǒng)：容量大、速度快、成本低

CPU

Cache主存外存對(duì)某類存儲(chǔ)器而言，這些要求往往是相互矛盾的，如容量大，速度不能很快；速度快，成本不可能低；因此，在一個(gè)存儲(chǔ)系統(tǒng)常采用幾種不同的存儲(chǔ)器，構(gòu)成多級(jí)存儲(chǔ)體系，滿足系統(tǒng)的要求。第4頁，課件共37頁，創(chuàng)作于2023年2月主存儲(chǔ)器（內(nèi)存）輔助存儲(chǔ)器（外存）高速緩沖存儲(chǔ)器Cache存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)主要存放CPU當(dāng)前使用的程序和數(shù)據(jù)。速度快容量有限存放大量的后備程序和數(shù)據(jù)。速度較慢容量大存放CPU在當(dāng)前一小段時(shí)間內(nèi)多次使用的程序和數(shù)據(jù)。速度很快容量小第5頁，課件共37頁，創(chuàng)作于2023年2月物理存儲(chǔ)器和虛擬存儲(chǔ)器主存-外存層次：增大容量CPU主存外存：為虛擬存儲(chǔ)器提供條件虛擬存儲(chǔ)器：將主存空間與部分外存空間組成邏輯地址空間用戶使用邏輯地址空間編程，操作系統(tǒng)進(jìn)行有關(guān)程序調(diào)度、存儲(chǔ)空間分配、地址轉(zhuǎn)換等工作存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)第6頁，課件共37頁，創(chuàng)作于2023年2月存儲(chǔ)器分類按存儲(chǔ)機(jī)制分類半導(dǎo)體存儲(chǔ)器靜態(tài)存儲(chǔ)器：利用雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)信息動(dòng)態(tài)存儲(chǔ)器：依靠電容存儲(chǔ)電荷存儲(chǔ)信息磁表面存儲(chǔ)器：利用磁層上不同方向的磁化區(qū)域表示信息，容量大，非破壞性讀出，長期保存信息，速度慢。光盤存儲(chǔ)器利用光斑的有無表示信息第7頁，課件共37頁，創(chuàng)作于2023年2月存儲(chǔ)器分類按存取方式分類隨機(jī)存取存儲(chǔ)器隨機(jī)存?。嚎砂吹刂吩L問存儲(chǔ)器中的任一單元，訪問時(shí)間與地址單元無關(guān)RAM:MROM：可讀可寫ROM:只讀不寫PROM：用戶不能編程用戶可一次編程EPROM：用戶可多次編程EEPROM：用戶可多次編程SRAM:DRAM:第8頁，課件共37頁，創(chuàng)作于2023年2月存儲(chǔ)器分類順序存取存儲(chǔ)器（SAM）訪問時(shí)按讀/寫部件順序查找目標(biāo)地址，訪問時(shí)間與數(shù)據(jù)位置有關(guān)等待操作平均等待時(shí)間讀/寫操作兩步操作速度指標(biāo)（ms）數(shù)據(jù)傳輸率（字節(jié)/秒）存取周期或讀/寫周期（ns）速度指標(biāo)：時(shí)鐘周期的若干倍作主存、高速緩存。第9頁，課件共37頁，創(chuàng)作于2023年2月存儲(chǔ)器分類直接存取存儲(chǔ)器（DM）訪問時(shí)讀/寫部件先直接指向一個(gè)小區(qū)域，再在該區(qū)域內(nèi)順序查找。訪問時(shí)間與數(shù)據(jù)位置有關(guān)三步操作定位（尋道）操作等待（旋轉(zhuǎn)）操作讀/寫操作速度指標(biāo)平均定位（平均尋道）時(shí)間平均等待（平均旋轉(zhuǎn)）時(shí)間數(shù)據(jù)傳輸率（位/秒）第10頁，課件共37頁，創(chuàng)作于2023年2月存儲(chǔ)器系統(tǒng)特性存取時(shí)間TA（MemoryAccessTime）：是存儲(chǔ)器收到讀或?qū)懙牡刂返綇拇鎯?chǔ)器讀出（寫入）信息所需的時(shí)間存取周期TM（MemoryCircleTime）：指連續(xù)啟動(dòng)二次獨(dú)立的存儲(chǔ)器操作（例連續(xù)2次讀）所需間隔的最小時(shí)間.一般TM>TA數(shù)據(jù)傳輸率R：指單元時(shí)間存儲(chǔ)器讀/寫的二進(jìn)制信息量帶寬BM:指每秒訪問二進(jìn)制位的數(shù)目。BM=W/TM若TM=500ns,W=16位,BM=16/0.5=32Mbps則要提高BM:使TM

使W

增加存儲(chǔ)體第11頁，課件共37頁，創(chuàng)作于2023年2月存儲(chǔ)器系統(tǒng)特性容量：指計(jì)算機(jī)存儲(chǔ)信息的能力,即最大的二進(jìn)制信息量，以b或B表示信息的可靠保存性、非易失性、可更換性有源存儲(chǔ)器：例半導(dǎo)體存儲(chǔ)器靠電源才能存信息無源存儲(chǔ)器：磁盤、磁帶等輔存中的信息關(guān)電后不丟失非易失性：掉電時(shí)，信息不會(huì)丟失結(jié)論：評(píng)價(jià)存儲(chǔ)器的三個(gè)基本指標(biāo)：

C(Capacity)+C(Cost)+A(AccessSpeed)第12頁，課件共37頁，創(chuàng)作于2023年2月主存儲(chǔ)器組織主存儲(chǔ)器組織涉及的問題主要有：M的邏輯設(shè)計(jì)動(dòng)態(tài)M的刷新主存與CPU的連接主存的校驗(yàn)第13頁，課件共37頁，創(chuàng)作于2023年2月主存儲(chǔ)器組織主存儲(chǔ)器設(shè)計(jì)的一般原則存儲(chǔ)器與CPU的連接：數(shù)據(jù)線、地址線、控制線的連接驅(qū)動(dòng)能力存儲(chǔ)芯片類型選擇存儲(chǔ)芯片與CPU的時(shí)序配合存儲(chǔ)器的地址分配和片選譯碼行選信號(hào)和列選信號(hào)的產(chǎn)生第14頁，課件共37頁，創(chuàng)作于2023年2月主存儲(chǔ)器組織主存儲(chǔ)器邏輯設(shè)計(jì)需解決：芯片的選用地址分配與片選邏輯信號(hào)線的連接例1：用2114（1K×4）SRAM芯片組成容量為4K×8的存儲(chǔ)器。地址總線A15～A0,雙向數(shù)據(jù)總線D7～D0,讀/寫信號(hào)線R/W。給出芯片地址分配和片選邏輯，并畫出M框圖第15頁，課件共37頁，創(chuàng)作于2023年2月主存儲(chǔ)器組織計(jì)算芯片數(shù)先擴(kuò)展位數(shù)再擴(kuò)展單元數(shù)先擴(kuò)展單元數(shù)，再擴(kuò)展位數(shù)

2片1K×4

1K×8

4組1K×8

4K×8

8片

4片1K×4

4K×4

2組4K×4

4K×8

8片

第16頁，課件共37頁，創(chuàng)作于2023年2月主存儲(chǔ)器組織地址分配與片選邏輯存儲(chǔ)器尋址邏輯芯片內(nèi)的尋址系統(tǒng)(二級(jí)譯碼)芯片外的地址分配與片選邏輯為芯片分配哪幾位地址，以便尋找片內(nèi)的存儲(chǔ)單元由哪幾位地址形成芯片選擇邏輯，以便尋找芯片存儲(chǔ)空間分配：4KB存儲(chǔ)器在16位地址空間（64KB）中占據(jù)任意連續(xù)區(qū)間。第17頁，課件共37頁，創(chuàng)作于2023年2月64KB1K×41K×41K×41K×41K×41K×41K×41K×4需12位地址尋址：4KBA15…A12A11A10A9……A0A11～A0000……0任意值001……1011……1101……1010……0100……0110……0111……1片選芯片地址

低位地址分配給芯片，高位地址形成片選邏輯。

芯片芯片地址片選信號(hào)片選邏輯1K1K1K1KA9～A0A9～A0A9～A0A9～A0CS0CS1CS2CS3A11A10A11A10A11A10A11A10第18頁，課件共37頁，創(chuàng)作于2023年2月連接方式（1）擴(kuò)展位數(shù)4

1K×4

1K×4410

1K×4

1K×4410

1K×4

1K×44104

1K×4

1K×441044A9~A0D7~D4D3~D044R/WA11A10CS3A11A10CS0A11A10CS1A11A10CS2（2）擴(kuò)展單元數(shù)（3）連接控制線形成片選邏輯電路第19頁，課件共37頁，創(chuàng)作于2023年2月主存儲(chǔ)器組織片選信號(hào)產(chǎn)生方式線選：所謂線選方式就是任取一根存儲(chǔ)器內(nèi)部尋址線以外的其他地址線為選片線。部分譯碼：取部分存儲(chǔ)器內(nèi)部尋址線以外的其他地址線，通過地址譯碼器產(chǎn)生選片信號(hào)。全譯碼：取全部存儲(chǔ)器內(nèi)部尋址線以外的其他地址線，通過地址譯碼器產(chǎn)生選片信號(hào)。

第20頁，課件共37頁，創(chuàng)作于2023年2月主存儲(chǔ)器組織例2：某半導(dǎo)體存儲(chǔ)器，按字節(jié)編址。其中，0000H～07FFH為ROM區(qū)，選用EPROM芯片（2KB/片）；0800H～13FFH為RAM區(qū)，選用RAM芯片（2KB/片和1KB/片）。地址總線A15～A0（低）。給出地址分配和片選邏輯。計(jì)算容量和芯片數(shù)地址分配和片選邏輯ROM區(qū)：2KBRAM區(qū)：3KB共3片存儲(chǔ)空間分配：先安排大容量芯片（放地址低端），再安排小容量芯片。便于擬定片選邏輯。第21頁，課件共37頁，創(chuàng)作于2023年2月A15A14A13A12A11A10A9…A0000000……0000001……1

000011……1

0001001…1

000010……0

0001000…0低位地址分配給芯片，高位地址形成片選邏輯。

芯片芯片地址片選信號(hào)片選邏輯2K2K1KA10～A0A10～A0A9～A0CS0CS1CS2A12A11A12A11A12A115KB需13位地址尋址：ROMA12～A064KB1K2K2KRAMA10A15A14A13為全0第22頁，課件共37頁，創(chuàng)作于2023年2月已知RAM芯片和地址譯碼器的引腳如圖所示，試回答如下問題：（1）若要求構(gòu)成一個(gè)8K×8的RAM存儲(chǔ)器，需幾片這樣的芯片？設(shè)RAM存儲(chǔ)器占用起始地址為E1000H的連續(xù)地址空間，若采用全地址譯碼方式譯碼，試畫出存儲(chǔ)器系統(tǒng)與CPU電路連接圖。（2）試寫出每塊RAM芯片的地址空間。主存儲(chǔ)器組織第23頁，課件共37頁，創(chuàng)作于2023年2月主存儲(chǔ)器組織作業(yè)：設(shè)計(jì)一半導(dǎo)體存儲(chǔ)器，其中ROM區(qū)4KB，選用ROM芯片（4K×4位/片）；RAM區(qū)3KB，選用RAM芯片（2KB/片和1K×4位/片）。地址總線A15～A0，雙向數(shù)據(jù)總線D7～D0，讀/寫線R/W。要求：給出芯片地址分配和片選邏輯式畫出該M邏輯框圖（各芯片信號(hào)線的連接以及片選邏輯電路，片選信號(hào)低電平有效）第24頁，課件共37頁，創(chuàng)作于2023年2月作業(yè)：用8K*8位的ROM芯片和8K*4的RAM芯片組成存儲(chǔ)器，按字節(jié)編址，期中RAM的地址為2000H~7FFFH，ROM的地址為C000H~FFFFH。要求：計(jì)算各自需要多少個(gè)芯片？畫出該存儲(chǔ)器設(shè)計(jì)框圖以及與CPU的連接。（用譯碼器進(jìn)行片選譯碼）計(jì)算每個(gè)芯片的地址范圍。主存儲(chǔ)器組織第25頁，課件共37頁，創(chuàng)作于2023年2月主存儲(chǔ)器組織動(dòng)態(tài)M的刷新刷新定義和原因定義：定期向電容補(bǔ)充電荷原因：動(dòng)態(tài)存儲(chǔ)器依靠電容電荷存儲(chǔ)信息。平時(shí)無電源供電，時(shí)間一長電容電荷會(huì)泄放，需定期向電容補(bǔ)充電荷，以保持信息不變。注意刷新和重寫的區(qū)別第26頁，課件共37頁，創(chuàng)作于2023年2月主存儲(chǔ)器組織動(dòng)態(tài)M的刷新最大刷新間隔：在此期間，必須對(duì)所有動(dòng)態(tài)單元刷新一遍刷新方法各動(dòng)態(tài)芯片可同時(shí)刷新，片內(nèi)按行刷新刷新一行所用的時(shí)間刷新周期（存取周期）刷新一塊芯片所需的刷新周期數(shù)由芯片矩陣的行數(shù)決定第27頁，課件共37頁，創(chuàng)作于2023年2月主存儲(chǔ)器組織對(duì)主存的訪問由CPU提供行、列地址，隨機(jī)訪問。CPU訪存：動(dòng)態(tài)芯片刷新：由刷新地址計(jì)數(shù)器提供行地址，定時(shí)刷新。第28頁，課件共37頁，創(chuàng)作于2023年2月主存儲(chǔ)器組織刷新周期的安排方式（刷新方式）集中刷新分散刷新2ms內(nèi)集中安排所有刷新周期。死區(qū)用在實(shí)時(shí)要求不高的場(chǎng)合。R/W刷新R/W刷新2ms50ns各刷新周期分散安排在存取周期中。R/W刷新R/W刷新100ns用在低速系統(tǒng)中。第29頁，課件共37頁，創(chuàng)作于2023年2月主存儲(chǔ)器組織異步刷新2ms例.各刷新周期分散安排在2ms內(nèi)。用在大多數(shù)計(jì)算機(jī)中。每隔一段時(shí)間刷新一行。128行≈15.6微秒每隔15.6微秒提一次刷新請(qǐng)求，刷新一行；2毫秒內(nèi)刷新完所有行。R/W刷新R/W刷新R/WR/WR/W15.6微秒15.6微秒15.6微秒刷新請(qǐng)求刷新請(qǐng)求（DMA請(qǐng)求）（DMA請(qǐng)求）第30頁，課件共37頁，創(chuàng)作于2023年2月主存儲(chǔ)器校驗(yàn)碼距的概念碼距定義：一種編碼體制中，各組合法代碼間的不同位數(shù)稱距離，其最小距離為該編碼的碼距。碼距作用：衡量一種編碼查錯(cuò)與糾錯(cuò)的能力。查錯(cuò)與糾錯(cuò)的基本出發(fā)點(diǎn)約定某種規(guī)律，作為檢測(cè)依據(jù)增大碼距，從信息量上提供指錯(cuò)的可能有效信息位+校驗(yàn)位校驗(yàn)碼譯碼檢測(cè)第31頁，課件共37頁，創(chuàng)作于2023年2月主存儲(chǔ)器校驗(yàn)奇偶校驗(yàn)有效信息位+1位校驗(yàn)位校驗(yàn)碼檢測(cè)依據(jù)（編碼規(guī)則）：約定校驗(yàn)碼中1的個(gè)數(shù)為奇數(shù)/偶數(shù)如：偶校驗(yàn)碼距d=21011001

01011011

1通過統(tǒng)計(jì)校驗(yàn)碼中1的個(gè)數(shù)是否為偶數(shù)來查錯(cuò)?？蓹z測(cè)一位錯(cuò)，

不能糾錯(cuò)。

用于主存校驗(yàn)。第32頁，課件共37頁，創(chuàng)作于2023年2月主存儲(chǔ)器校驗(yàn)海明校驗(yàn)碼檢測(cè)依據(jù)：多重奇偶校驗(yàn)代碼分組各組進(jìn)行奇偶校驗(yàn)形成多位指誤字=全0

無錯(cuò)≠全0

有錯(cuò)