集成邏輯門(mén)及其基本應(yīng)用

集成邏輯門(mén)及其基本應(yīng)用第1頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月一、TTL門(mén)電路的主要參數(shù)及使用規(guī)劃

1.TTL與非門(mén)電路的主要參數(shù)

靜態(tài)功耗PD

指與非門(mén)空載時(shí)電源總電流ICC與電源電壓VCC的乘積，即

PD=ICCVCC (2-3-1)式中，ICC為與非門(mén)的所有輸入端懸空、輸出端空載時(shí)，電源提供的電流。一般ICC≤10mA，PD≤50mW。第2頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月

輸出高電平VOH

指與非門(mén)有一個(gè)以上的輸入端接地時(shí)的輸出電平值。一般VOH≥3.5V，稱為邏輯“1”。

輸出低電平VOL

指與非門(mén)全部輸入端為高電平時(shí)的輸出電平值。一般VOL≤0.4V，稱為邏輯“0”。

扇出系數(shù)NO

為與非門(mén)在輸出為低電平VOL時(shí)，能夠驅(qū)動(dòng)同類(lèi)門(mén)的最大數(shù)目。測(cè)試時(shí)，NO可由下式計(jì)算：

NO=IOL/IIS (2-3-2)式中，IIS為輸入短路電流，是指一個(gè)輸入端接地、其余輸入端懸空、輸出端空載時(shí)，從接地輸入端流出的電流。一般IIS≤1.6mA；IOL為輸出端為低電平時(shí)允許灌入的最大電流，一般IOL≤16mA。第3頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月

平均傳輸延遲時(shí)間tpd

是表征器件開(kāi)關(guān)速度的參數(shù)。當(dāng)與非門(mén)的輸入為一方波時(shí)，其輸出波形的上升沿和下降沿均有一定的延遲時(shí)間，設(shè)上升沿延遲時(shí)間為tPLH，下降沿延遲時(shí)間為tPHL，則平均傳輸延遲時(shí)間tpd可用式(2-3-3)表示。tpd的數(shù)值很小，一般為幾納秒至幾十納秒。

tpd=(tPLH+tPHL)/2

(2-3-3)

直流噪聲容限VNH和VNL

指輸入端所允許的輸入電壓變化的極限范圍。輸入端為高電平狀態(tài)時(shí)的噪聲容限

VNH=VOHmin–VIHmin (2-3-4)

輸入端為低電平狀態(tài)時(shí)的噪聲容限

VNL=VILmax–VOLmax (2-3-5)

通常VOHmin=2.4V，VIHmin=2.0V，VILmax=0.8V，

VOmax=0.4V，所以VNH和VNL一般約為400mV。

第4頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月2.TTL器件的使用規(guī)則

電源電壓+VCC

只允許在+5V±10%范圍內(nèi)，超過(guò)該范圍可能會(huì)損壞器件或使邏輯功能混亂。

電源濾波

TTL器件的高速切換，會(huì)產(chǎn)生電流跳變，其幅度約4mA~5mA。該電流在公共走線上的壓降會(huì)引起噪聲干擾，因此，要盡量縮短地線以減小干擾。可在電源端并接1個(gè)100

F的電容作為低頻濾波及1個(gè)0.01

F~0.1

F的電容作為高頻濾波。輸出端的連接

不允許輸出端直接接+5V或接地。對(duì)于100pF以上的容性負(fù)載，應(yīng)串接幾百歐姆的限流電阻，否則會(huì)導(dǎo)致器件損壞。除集電極開(kāi)路(OC)門(mén)和三態(tài)(TS)門(mén)外，其它門(mén)電路的輸出端不允許并聯(lián)使用，否則，會(huì)引起邏輯混亂或損壞器件。第5頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月

輸入端的連接

輸入端可以串入1只1k

~10k

電阻與電源連接或直接接電源電壓+VCC來(lái)獲得高電平輸入。直接接地為低電平輸入。或門(mén)、或非門(mén)等TTL電路的多余的輸入端不能懸空，只能接地，與門(mén)、與非門(mén)等TTL電路的多余輸入端可以懸空(相當(dāng)于接高電平)，但因懸空時(shí)對(duì)地呈現(xiàn)的阻抗很高，容易受到外界干擾，所以可將它們直接接電源電壓+VCC或與其它輸入端并聯(lián)使用，以增加電路的可靠性，但與其它輸入端并聯(lián)時(shí)，從信號(hào)獲取的電流將增加。

第6頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月

二、CMOS門(mén)電路的主要參數(shù)及使用規(guī)則

1.CMOS與非門(mén)電路的主要參數(shù)

電源電壓+VDDCMOS門(mén)電路的電源電壓+VDD的范圍較寬，一般在+5V~+15V范圍內(nèi)均可正常工作，并允許波動(dòng)±10%。

靜態(tài)功耗PDCMOS的PD與工作電源電壓+VDD的高低有關(guān)，但與TTL器件相比，PD的大小則顯得微不足道(約在微瓦量級(jí))。

輸出高電平VOH

VOH≥VDD–0.5V為邏輯“1”。

第7頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月

輸出低電平VOL

VOL≤VSS+0.5V為邏輯“0”(VSS=0V)。

扇出系數(shù)NOCMOS電路具有極高的輸入阻抗，極小的輸入短路電流IIS，一般IIS≤0.1

A。輸出端灌入電流IOL比TTL電路的小很多，在+5V電源電壓下，一般IOL≤500

A。但是，如果以這個(gè)電流來(lái)驅(qū)動(dòng)同類(lèi)門(mén)電路，其扇出系數(shù)將非常大。因此，在工作頻率較低時(shí)，扇出系數(shù)不受限制。但在高頻工作時(shí)，由于后級(jí)門(mén)的輸入電容成為主要負(fù)載，扇出系數(shù)將受到限制，一般NO=10~20。平均傳輸延遲時(shí)間tpdCMOS電路的平均傳輸延遲時(shí)間比TTL電路的長(zhǎng)得多，通常tpd

200ns。第8頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月直流噪聲容限VNH和VNLCMOS器件的噪聲容限通常以電源電壓+VDD的30%來(lái)估算，當(dāng)+VDD=+5V時(shí)，VNH

VNL=1.5V，可見(jiàn)CMOS器件的噪聲容限比TTL電路的要大得多，因此，抗干擾能力也強(qiáng)得多。提高電源電壓+VDD是提高CMOS器件抗干擾能力的有效措施。第9頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月2.CMOS器件的使用規(guī)則

電源電壓

電源電壓不能接反，規(guī)定+VDD接電源正極，VSS接電源負(fù)極(通常接地)。輸出端的連接

輸出端不允許直接接+VDD或地，除三態(tài)門(mén)外，不允許兩個(gè)器件的輸出端連接使用。輸入端的連接

輸入端的信號(hào)電壓Vi應(yīng)為VSS≤Vi≤VDD，超出該范圍會(huì)損壞器件內(nèi)部的保護(hù)二極管或絕緣柵級(jí)，可在輸入端串接一只限流電阻(10k

~100k

)。所有多余的輸出端不能懸空，應(yīng)按照邏輯要求直接接+VDD或VSS(地)。工作速度不高時(shí)允許輸入端并聯(lián)使用。

第10頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月其它

①測(cè)試CMOS電路時(shí)，應(yīng)先加電源電壓+VDD，后加輸入信號(hào)；關(guān)機(jī)時(shí)應(yīng)先切斷輸入信號(hào)，后斷開(kāi)電源電壓+VDD；所有測(cè)試儀器的外殼必須良好接地。②CMOS電路具有很高的輸入阻抗，易受外界干擾、沖擊和出現(xiàn)靜態(tài)擊穿，故應(yīng)存放在導(dǎo)電容器內(nèi)；焊接時(shí)電烙鐵外殼必須接地良好，必要時(shí)可以拔下烙鐵電源，利用余熱焊接。

第11頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月三、集成邏輯門(mén)的基本應(yīng)用

按照邏輯功能可以將集成邏輯門(mén)分為反相器、與非門(mén)、集電極開(kāi)路(簡(jiǎn)稱OC)與非門(mén)、或非門(mén)、緩沖/驅(qū)動(dòng)器、組合邏輯門(mén)及具有三態(tài)輸出的邏輯門(mén)等。

第12頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月1.門(mén)電路構(gòu)成的時(shí)鐘源

(a)TTL門(mén)電路構(gòu)成的脈沖時(shí)鐘源

Ro為門(mén)電路內(nèi)部等效電阻，一般為幾百歐姆。輸出頻率可從幾赫茲至幾兆赫茲變化，改變電容C實(shí)現(xiàn)頻率粗調(diào)，調(diào)節(jié)RP實(shí)現(xiàn)頻率細(xì)調(diào)。

第13頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月1D2D3D4D010001111100工作原理：初始態(tài)，設(shè)1D輸入為0，則各D的兩端電壓如圖所示，此時(shí)C充電，左端電壓達(dá)到UOH時(shí)，1D輸入為1，電容C反向充電，左端電壓達(dá)到UOL時(shí)，1D輸入為0，電路工作情況重復(fù)。產(chǎn)生方波如上圖。第14頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月

晶體管T接成射極跟隨器，可使輸出級(jí)與前級(jí)隔離，電位器電阻RP變化幾十千歐也不會(huì)影響電路的工作狀態(tài)。因此，該電路具有輸出頻率范圍寬、輸出波形好、帶負(fù)載能力強(qiáng)的優(yōu)點(diǎn)。

第15頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月2.門(mén)電路構(gòu)成的觸發(fā)器

用門(mén)電路可以構(gòu)成RS觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器等，右圖為基本RS觸發(fā)器。

它具有復(fù)位(清“0”)和置位(置“1”)的功能，開(kāi)關(guān)S置于1時(shí)Q=0，S置于2時(shí)Q=1，而且開(kāi)關(guān)S的切換不會(huì)引起Q端的抖動(dòng)，因此，該電路常用作去抖動(dòng)開(kāi)關(guān)電路。

第16頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月

右圖為由基本RS觸發(fā)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)電路，可用作常明燈的控制電路或報(bào)警電路。

工作原理：在觸發(fā)脈沖沒(méi)有來(lái)到時(shí)，R=1，S=0，Q=1，發(fā)光二極管D亮，電容Ct經(jīng)Rt充電，直到S=1。Q仍維持1不變，D始終保持亮，故稱常明燈。如果負(fù)脈沖來(lái)到，R=0，S=1，則D滅,電容Ct放電，直到S=0。當(dāng)R=1，S=0時(shí)，D又恢復(fù)亮狀態(tài)。燈滅的時(shí)間t=0.7RtCt。

第17頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月4.集電極開(kāi)路(OC)門(mén)和三態(tài)(TS)門(mén)的應(yīng)用

集電極開(kāi)路(OC)與非門(mén)和三態(tài)(TS)輸出門(mén)都具有“線與”的功能，即它們的輸出端可以直接相連。

對(duì)于集電極開(kāi)路的與非門(mén)，因其輸出端是懸空的，使用時(shí)一定要在輸出端與電源之間接一電阻RL，其值根據(jù)應(yīng)用條件決定。

第18頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月

右圖為n個(gè)OC門(mén)“線與”驅(qū)動(dòng)TTL門(mén)電路的情況。分析表明，外接電阻RL的最大值RLmax和最小值RLmin的表達(dá)式n個(gè)OC門(mén)線與式中，VOHmin=2.4V，

IOH=100

A，IIH=50

A

第19頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月VOLmax=0.4V，

IOL=8mA，IIL=0.4mA，

m為負(fù)載門(mén)輸入端總個(gè)數(shù)。

用OC與非門(mén)實(shí)現(xiàn)“與或非”邏輯功能比采用普通與非門(mén)要經(jīng)濟(jì)得多，

第20頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月圖2.3.5一級(jí)OC門(mén)代替三級(jí)“與非門(mén)”

(a)

(b)

(a)三級(jí)“與非門(mén)”

(b)一級(jí)OC門(mén)

用一級(jí)OC門(mén)可代替三級(jí)與非門(mén)，不僅器件少而且速度大大提高。一般取RLmin＜RL＜RLmax。

第21頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月

三態(tài)(TS)輸出與非門(mén)與普通與非門(mén)電路不同之處在于多了一個(gè)控制端(又稱禁止端或使能端EN)，如圖2.3.6所示。當(dāng)控制端為高電平時(shí)，輸出端斷開(kāi)，呈現(xiàn)高阻狀態(tài)，或稱“懸掛”。當(dāng)控制端為低電平時(shí)，輸出等于輸入。將三態(tài)緩沖驅(qū)動(dòng)器的輸出端直接并聯(lián)到一條公共總線上，當(dāng)它們的控制端C輪流為低電平時(shí)，可將各組數(shù)據(jù)輪流地傳送到總線上。

三態(tài)門(mén)用于數(shù)據(jù)傳輸

第22頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月集成電路定時(shí)器555及其基本應(yīng)用

學(xué)習(xí)要求

掌握集成電路定時(shí)器555構(gòu)成的單穩(wěn)態(tài)觸發(fā)器、自激多諧振蕩器及施密特觸發(fā)器的工作原理與應(yīng)用電路的設(shè)計(jì)方法。熟練安裝與測(cè)試各實(shí)驗(yàn)電路，獨(dú)立完成所布置的實(shí)驗(yàn)設(shè)計(jì)與制作任務(wù)。

第23頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月一、555的內(nèi)部結(jié)構(gòu)及性能特點(diǎn)

555定時(shí)器的電壓范圍較寬，在+3V~+18V范圍內(nèi)均能正常工作，其輸出電壓的低電平VoL

0，高電平VOH

+VCC，可與其它數(shù)字集成電路(CMOS、TTL等)兼容，而且其輸出電流可達(dá)到100mA，能直接驅(qū)動(dòng)繼電器。555的輸入阻抗極高，輸入電流僅為0.1

A，用作定時(shí)器時(shí)，定時(shí)時(shí)間長(zhǎng)而且穩(wěn)定。555的靜態(tài)電流較小，一般為80

A左右。

第24頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月三極管T起開(kāi)關(guān)控制作用

A1為反相比較器

A2為同相比較器

比較器的基準(zhǔn)電壓由電源電壓+VCC及內(nèi)部電阻的分壓比決定

RS觸發(fā)器具有復(fù)位控制功能，可控制T的導(dǎo)通與截止

第25頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月二、555組成的基本電路及應(yīng)用

單穩(wěn)態(tài)觸發(fā)器及其應(yīng)用多諧振蕩器及其應(yīng)用

RS觸發(fā)器和施密特觸發(fā)器的應(yīng)用第26頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月1.

單穩(wěn)態(tài)觸發(fā)器及其應(yīng)用

接通電源設(shè)T截止

+VCC通過(guò)R向C充電

當(dāng)vC上升到（2/3）VCC時(shí)反相比較器A1翻轉(zhuǎn),輸出低電平

RS觸發(fā)器復(fù)位,輸出端vo為“0”

則三極管T導(dǎo)通，C經(jīng)T迅速放電，輸出端為零保持不變

如果負(fù)跳變觸發(fā)脈沖vi由②端輸入

當(dāng)vi下降到VCC/3時(shí)同相比較器A2翻轉(zhuǎn)，輸出低電平

RS觸發(fā)器置位,輸出端vo為“1”,則三極管T截止

電源+VCC經(jīng)R再次向C充電,以后重復(fù)上述過(guò)程

第27頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月1.

單穩(wěn)態(tài)觸發(fā)器及其應(yīng)用工作波形如圖所示,其中,Vi為輸入觸發(fā)脈沖,VC為電容C兩端的電壓,Vo為輸出脈沖,tp為延時(shí)脈沖的寬度,分析表明:

tp=RCln3

1.1RC

觸發(fā)脈沖的周期T應(yīng)大于tp才能保證每個(gè)負(fù)脈沖起作用

第28頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月(1)

觸摸開(kāi)關(guān)電路

無(wú)觸發(fā)脈沖輸入時(shí)，555的輸出vo為“0”，發(fā)光二極管D不亮

當(dāng)用手觸摸金屬片M時(shí),相當(dāng)于②端輸入一負(fù)脈沖,555的內(nèi)部比較器A2翻轉(zhuǎn),使輸出vo變?yōu)楦唠娖健?”,發(fā)光二極管亮,直至電容C上的電壓充到VC=2VCC/3為止

C1為高頻濾波電容，以保持VCC的基準(zhǔn)電壓穩(wěn)定，一般取0.01

F

C2用來(lái)濾除電源電流跳變引入的高頻干擾，一般取0.01

F~0.1

F

觸摸開(kāi)關(guān)電路可以用于觸摸報(bào)警、觸摸報(bào)時(shí)、觸摸控制等。電路輸出信號(hào)的高低電平與數(shù)字邏輯電平兼容

第29頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月(2)

分頻電路

設(shè)輸入信號(hào)vi為一列脈沖串，第一個(gè)負(fù)脈沖觸發(fā)2端后，輸出vo變?yōu)楦唠娖?，電容C開(kāi)始充電如果RC>>Ti，由于vC未達(dá)到VCC，vo將一直保持為高電平，T截止。這段時(shí)間內(nèi)，輸入負(fù)脈沖不起作用當(dāng)vC達(dá)到2VCC/3時(shí)，輸出vo很快變?yōu)榈碗娖?，下一個(gè)負(fù)脈沖來(lái)到，輸出又上跳為高電平，電容C又開(kāi)始充電,如此周而復(fù)始輸出脈沖的延遲時(shí)間tp=1.1RC

輸出脈沖的周期To=NTi

分頻系數(shù)N主要由延遲時(shí)間tp決定，由于RC時(shí)間常數(shù)可以取得很大，故可獲得很大的分頻系數(shù)第30頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月2.

多諧振蕩器及其應(yīng)用

接通電源，設(shè)三極管T截止

+VCC經(jīng)外接電阻R1、R2向電容C充電當(dāng)C上的電壓vC上升到2VCC/3時(shí)，比較器A1翻轉(zhuǎn)輸出低電平，RS觸發(fā)器復(fù)位，輸出vo為“0”，則三極管T導(dǎo)通C經(jīng)R2和T放電，當(dāng)vC下降到VCC/3時(shí)，比較器A2翻轉(zhuǎn)輸出低電平，RS觸發(fā)器置位，輸出vo變?yōu)椤?”，T又截止，C又開(kāi)始充電電容C的放電時(shí)間t1與充電時(shí)間t2分別為

t1=R2Cln2

0.7R2C

t2=(R1+R2)Cln2

0.7(R1+R2)C

輸出脈沖的頻率第31頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月(1)

時(shí)鐘脈沖發(fā)生器

555組成的多諧振蕩器可以用作各種時(shí)鐘脈沖發(fā)生器，如圖所示為脈沖頻率可調(diào)的矩形脈沖發(fā)生器

改變電容C可獲得超長(zhǎng)時(shí)間的低頻脈沖

調(diào)節(jié)電位器RP可得到任意頻率的脈沖如秒脈沖，1kHz、10kHz等標(biāo)準(zhǔn)脈沖

由于電容C的充放電回路時(shí)間常數(shù)不相等，所以所示電路的輸出波形為矩形脈沖，矩形脈沖的占空比隨頻率的變化而變化

第32頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月(1)

時(shí)鐘脈沖發(fā)生器占空比可調(diào)的時(shí)鐘脈沖發(fā)生器

接入兩只二極管D1、D2后，電容C的充放電回路分開(kāi)放電回路為D2、RB、內(nèi)部三極管T及電容C，放電時(shí)間t1

0.7RBC

充電回路為RA、D1、C，充電時(shí)間t2

0.7RAC輸出脈沖的頻率

調(diào)節(jié)電位器RP可以改變輸出脈沖的占空比,但頻率不變。如果使RA=RB,則可獲得對(duì)稱方波

第33頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月(2)

通斷檢測(cè)器

若探頭A、B接通，則電路為一多諧振蕩器，輸出脈沖經(jīng)揚(yáng)聲器發(fā)聲

如果A、B斷開(kāi)，則電路不產(chǎn)生振蕩，揚(yáng)聲器無(wú)聲

聲音的高低由R1、R2、C決定。由式(2-5-6)可以計(jì)算該電路的工作頻率

通斷檢測(cè)器電路的應(yīng)用十分廣泛，如檢測(cè)電路的通斷、水位報(bào)警等

第34頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月(3)

手控蜂鳴器

該電路可以用作電子門(mén)鈴、醫(yī)院病床用呼叫等

電路的振蕩是通過(guò)控制555的復(fù)位端④實(shí)現(xiàn)的

按下S，④端接高電平,電路產(chǎn)生振蕩輸出音頻信號(hào)，揚(yáng)聲器發(fā)聲

松開(kāi)S后，電容C3通過(guò)R3放電，直到復(fù)位端④變?yōu)榈碗娖綍r(shí)電路停振

R3、C3為延時(shí)電路，改變它們的值可以改變延遲時(shí)間

第35頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月3.RS觸發(fā)器和施密特觸發(fā)器的應(yīng)用

基本RS觸發(fā)器R端為正脈沖觸發(fā)(S端的電平高于VCC/3)時(shí)，當(dāng)R端電平達(dá)到2Vcc/3時(shí)555輸出為低電平,即vo為“0”,稱為復(fù)位

當(dāng)S端為負(fù)脈沖觸發(fā)，(R端的電平高于2VCC/3)S端電平達(dá)到Vcc/3時(shí)555輸出為高電平,即vo為“1”,稱為置位

第36頁(yè)，課件共40頁(yè)，創(chuàng)作于2023年2月3.RS觸發(fā)器和施密特觸發(fā)器的應(yīng)用若將R，S相連接，則可構(gòu)成施密特觸發(fā)器2VCC/3稱為施密特觸發(fā)器的正向閾值電壓,VCC/3稱為施密特觸發(fā)器的負(fù)向閾值電壓,兩者的差值稱為滯后電壓

正向閾值電壓可以通過(guò)外加電壓進(jìn)行改變，如圖中⑤腳接一可調(diào)節(jié)的直流電壓VCO，則