2021年計(jì)算機(jī)組成原理考試重點(diǎn)以及題庫(kù)總結(jié)

計(jì)算機(jī)構(gòu)成原理考試重點(diǎn)以及題庫(kù)總結(jié)第一章重點(diǎn)一：計(jì)算機(jī)系統(tǒng)由硬件和軟件兩某些構(gòu)成，軟件又分為系統(tǒng)軟件和應(yīng)用軟件。重點(diǎn)二：馮諾依曼機(jī)構(gòu)成與特點(diǎn)馮諾依曼機(jī)由控制器、運(yùn)算器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五某些構(gòu)成。數(shù)據(jù)和指令存儲(chǔ)在存儲(chǔ)器，按地址訪存。指令和數(shù)據(jù)用二進(jìn)制表達(dá)。指令由操作碼和地址碼構(gòu)成。存儲(chǔ)程序以運(yùn)算器為中心重點(diǎn)三：區(qū)別存儲(chǔ)字、存儲(chǔ)字長(zhǎng)、機(jī)器字長(zhǎng)、CPI、MIPS、FLOPS存儲(chǔ)字：存儲(chǔ)單元中二進(jìn)制代碼組合。存儲(chǔ)字長(zhǎng)：存儲(chǔ)單元中二進(jìn)制代碼位數(shù)。機(jī)器字長(zhǎng)：CPU一次能解決數(shù)據(jù)位數(shù)，與CPU中寄存器位數(shù)關(guān)于CPI：執(zhí)行一條指令所需時(shí)鐘周期數(shù)MIPS：每秒執(zhí)行百萬條指令FLOPS：每秒浮點(diǎn)運(yùn)算次數(shù)題庫(kù)中相應(yīng)習(xí)題：1、存儲(chǔ)字是指（）A、存儲(chǔ)在一種存儲(chǔ)單元中二進(jìn)制代碼組合B、存儲(chǔ)在一種存儲(chǔ)單元中二進(jìn)制代碼位數(shù)C、存儲(chǔ)單元個(gè)數(shù)D、機(jī)器指令位數(shù)2、存儲(chǔ)字長(zhǎng)是指（）A、存儲(chǔ)在一種存儲(chǔ)單元中二進(jìn)制代碼組合B、存儲(chǔ)在一種存儲(chǔ)單元中二進(jìn)制代碼位數(shù)C、存儲(chǔ)單元個(gè)數(shù)D、機(jī)器指令位數(shù)3、電子計(jì)算機(jī)發(fā)展已經(jīng)經(jīng)歷了四代，四代計(jì)算機(jī)重要元器件分別是（）A、電子管、晶體管、中小規(guī)模集成電路、激光器件B、晶體管、中小規(guī)模集成電路、激光器件、光介質(zhì)C、電子管、晶體管、中小規(guī)模集成電路、大規(guī)模集成電路D、電子管、數(shù)碼管、中小規(guī)律集成電路、激光器件4、完整計(jì)算機(jī)系統(tǒng)應(yīng)涉及（）A運(yùn)算器、存儲(chǔ)器、控制器B外部設(shè)備和主機(jī)C主機(jī)和應(yīng)用程序D配套硬件設(shè)備和軟件系統(tǒng)5、下列（）不屬于系統(tǒng)程序。A數(shù)據(jù)庫(kù)系統(tǒng)B操作系統(tǒng)C編譯程序D以上三種都屬于系統(tǒng)程序6、下列（）屬于應(yīng)用軟件。A操作系統(tǒng)B編譯程序C連接程序D文本解決7、下列選項(xiàng)中，描述浮點(diǎn)數(shù)操作速度指標(biāo)是（）A、MIPSB、CPIC、IPCSD、MFLOPS第三章重點(diǎn)一：總線分類，系統(tǒng)總線分類。按照連接部件不同，總線分為片內(nèi)總線、系統(tǒng)總線、通信總線。按照傳播信息不同，系統(tǒng)總線分為地址總線、數(shù)據(jù)總線、控制總線。按照傳播方式不同，通信總線分為串行通信總線、并行通信總線。長(zhǎng)距離傳播普通用串行通信總線。重點(diǎn)二：總線判優(yōu)3種方式以及特點(diǎn)。集中式總線判優(yōu)分為鏈?zhǔn)讲樵?、?jì)數(shù)器定期查詢、獨(dú)立查詢3種。1.鏈?zhǔn)讲樵兎绞綄?duì)電路敏感，離總線控制部件越近，設(shè)備優(yōu)先級(jí)越高2.計(jì)數(shù)器查詢方式：當(dāng)祈求總線設(shè)備地址與計(jì)數(shù)器一致時(shí)，獲得總線使用權(quán)。當(dāng)計(jì)數(shù)器從0開始，設(shè)備優(yōu)先級(jí)就按0、1、2、3…….、n順序降序排列，也就是設(shè)備號(hào)越小優(yōu)先級(jí)越高。重點(diǎn)三：比特率和波特率計(jì)算比特率：?jiǎn)挝粫r(shí)間內(nèi)傳播二進(jìn)制有效信息位數(shù)。波特率：?jiǎn)挝粫r(shí)間內(nèi)傳播二進(jìn)制信息總位數(shù)。在異步串行傳播系統(tǒng)中，假設(shè)每秒傳播120個(gè)數(shù)據(jù)幀，其字符格式規(guī)定包括1個(gè)起始位，7個(gè)數(shù)據(jù)位，1個(gè)奇校驗(yàn)位，1個(gè)終結(jié)位，則波特率和比特率為？比特率：120*7=840bps波特率：120*（1+7+1+1）=1200bps題庫(kù)中相應(yīng)習(xí)題：1.在鏈?zhǔn)讲樵兎绞较拢浇咏刂破髟O(shè)備（）A、得到總線使用權(quán)機(jī)會(huì)越多，優(yōu)先級(jí)越高B、得到總線使用權(quán)機(jī)會(huì)越少，優(yōu)先級(jí)越低C、得到總線使用權(quán)機(jī)會(huì)越多，優(yōu)先級(jí)越低得到總線使用權(quán)機(jī)會(huì)越少，優(yōu)先級(jí)越高2.在異步串行傳播系統(tǒng)中，假設(shè)每秒傳播120個(gè)數(shù)據(jù)幀，其字符格式規(guī)定包括1個(gè)起始位，7個(gè)數(shù)據(jù)位，1個(gè)奇校驗(yàn)位，1個(gè)終結(jié)位，則比特率為（）。A、1200波特B、120波特C、10波特D、840波特3在三種集中式總線裁決中，（）方式對(duì)電路故障最敏感A、鏈?zhǔn)讲樵傿、計(jì)數(shù)器定期查詢C、獨(dú)立祈求D、都同樣4.在計(jì)數(shù)器定期查詢方式下，若計(jì)數(shù)從0開始，則（

）。A、設(shè)備號(hào)小優(yōu)先級(jí)越高B、每個(gè)設(shè)備使用總線機(jī)會(huì)相等C、設(shè)備號(hào)大優(yōu)先級(jí)越高以上說法均不對(duì)的5.在異步串行傳播系統(tǒng)中，假設(shè)每秒傳播120個(gè)數(shù)據(jù)幀，其字符格式規(guī)定包括1個(gè)起始位，7個(gè)數(shù)據(jù)位，1個(gè)奇校驗(yàn)位，1個(gè)終結(jié)位，則波特率為（）。A、1200波特B、120波特C、10波特D、840波特第四章重點(diǎn)一：ram和rom特點(diǎn)與區(qū)別ram可讀可寫，斷電丟失信息。Rom只讀。重點(diǎn)二：各種存儲(chǔ)設(shè)備之間性能比較寄存器、主存、cache、外存之間速度、容量、價(jià)格比較。重點(diǎn)三：動(dòng)態(tài)ram三種刷新方式動(dòng)態(tài)ram刷新方式有3種，集中式、分散式、異步式。重點(diǎn)四：緩存命中率影響因素緩存命中率和緩存容量與塊長(zhǎng)有關(guān)。重點(diǎn)五：漢明碼關(guān)于計(jì)算（依照原始代碼長(zhǎng)度求插入檢測(cè)位位數(shù)、求漢明嗎）原始代碼長(zhǎng)度插入檢測(cè)位位數(shù)122~435~114重點(diǎn)六：關(guān)于存儲(chǔ)小計(jì)算（計(jì)算數(shù)據(jù)線地址線根數(shù)、計(jì)算小芯片個(gè)數(shù)）重點(diǎn)七：緩存地址映射(大題類型)重點(diǎn)八：CPU與存儲(chǔ)連接（大題類型）相應(yīng)題庫(kù)習(xí)題：1.構(gòu)成32M×8位存儲(chǔ)器，需要1M×4位存儲(chǔ)芯片（）片。A8B、16C、32D、642.計(jì)算機(jī)存儲(chǔ)系統(tǒng)是指（）ARAMB、ROMC、主存儲(chǔ)器D、Cache、主存儲(chǔ)器和外存儲(chǔ)器3.如下器件中存取速度最快是（）A、CacheB、主存C、寄存器D、磁盤4.在下列幾種存儲(chǔ)器中，CPU可直接訪問是（）A、主存儲(chǔ)器B、磁盤C、磁帶D、光盤5.在存儲(chǔ)器層次構(gòu)造中，存儲(chǔ)器從速度最快到最慢排列順序是（）A、寄存器-主存-Cache-輔存B、寄存器-主存-輔存-CacheC寄存器-Cache-輔存-主存D、寄存器-Cache-主存-輔存6.計(jì)算機(jī)存儲(chǔ)器采用分級(jí)方式是為了（）。A、減少主機(jī)箱體積B、解決容量、價(jià)格、速度三者之間矛盾C保存大量數(shù)據(jù)以便D、操作以便7.動(dòng)態(tài)RAM特點(diǎn)是（）A、工作中存儲(chǔ)內(nèi)容動(dòng)態(tài)地變化B、工作中需要?jiǎng)討B(tài)地變化訪存地址C、每隔一定期間刷新一遍D每次讀出后需依照原存內(nèi)容所有刷新一遍8.DRAM刷新是以（）為單位進(jìn)行A、存儲(chǔ)單元B、行C、列D、存儲(chǔ)元9.某SRAM芯片，其存儲(chǔ)容量為64K×16位，該芯片地址線和數(shù)據(jù)線數(shù)目為（）A、64、16B、16、64C、64、8D、16、1610.4片16K×8位存儲(chǔ)芯片，可設(shè)計(jì)為（）容量存儲(chǔ)器A、32K×16位B、16K×16位C、32K×8位D、8K×16位11.設(shè)CPU地址總線有24根，數(shù)據(jù)總線有32根，用512K×8位RAM芯片構(gòu)成該機(jī)主存儲(chǔ)器，則該機(jī)主存最多需要（）片這樣存儲(chǔ)芯片。A、256B、512C、64D、12812．已知預(yù)發(fā)送信息為9位，若采用基本漢明校驗(yàn)編碼，則需加入（）位檢測(cè)位。A、4B、5C、6D、913.和靜態(tài)RAM相比，動(dòng)態(tài)RAM具備（）長(zhǎng)處A、容量能隨應(yīng)用任務(wù)需要?jiǎng)討B(tài)變化B、成本低、功耗低C、掉電后內(nèi)容不會(huì)丟失D、內(nèi)容不需要再生14.某計(jì)算機(jī)主存容量為64KB，其中ROM區(qū)為4KB，別的為RAM區(qū)，按字節(jié)編址?，F(xiàn)用2K×8位ROM芯片和4K×4位RAM芯片來設(shè)計(jì)該存儲(chǔ)器，則需要上述規(guī)則ROM芯片數(shù)和RAM芯片數(shù)分別是（）A、1、15B、2、15C、1、30D、2、3015.用存儲(chǔ)容量為16K×1位存儲(chǔ)器芯片來構(gòu)成一種64K×8位存儲(chǔ)器，則在字方向和位方向上分別擴(kuò)展了（）倍A、4和2B、8和4C、2和4D、4和816.下列因素中，與Cache命中率無關(guān)是（）A、Cache塊大小B、Cache容量C、主存存取時(shí)間D、以上都無關(guān)17.存儲(chǔ)芯片容量是8K×16，則其容量也可用字節(jié)表達(dá)為（）。A、8KBB、16KBC、32KBD、128KB18.一種8位計(jì)算機(jī)系統(tǒng)以16位來表達(dá)地址，則該計(jì)算機(jī)系統(tǒng)有（）個(gè)地址空間。A256B65535C65536D13107219．對(duì)于128*128矩陣存儲(chǔ)芯片進(jìn)行刷新時(shí)，若存取周期為0.5μs，刷新周期為2ms，則下列選項(xiàng)中，錯(cuò)誤（）。A集中刷新死區(qū)時(shí)間為64μsB分散刷新沒有死區(qū)時(shí)間C異步刷新每隔15s刷新一行D三種刷新方式中，異步刷新效率最高20、假設(shè)主存容量為512K*16位，Cache容量為2K*16位，塊長(zhǎng)為4個(gè)16位字，訪存地址為字地址。（1）在直接映射關(guān)系下，設(shè)計(jì)主存地址格式。（2）在全相聯(lián)映射關(guān)系下，設(shè)計(jì)主存地址格式。（3）在二路組相聯(lián)映射關(guān)系下，設(shè)計(jì)主存地址格式。（4）在四路組相聯(lián)映射關(guān)系下，設(shè)計(jì)主存地址格式。21、假設(shè)主存容量為512K*16位，Cache容量為2K*16位，塊長(zhǎng)為4個(gè)16位字，訪存地址為字節(jié)地址。（1）在直接映射關(guān)系下，設(shè)計(jì)主存地址格式。（2）在全相聯(lián)映射關(guān)系下，設(shè)計(jì)主存地址格式。（3）在二路組相聯(lián)映射關(guān)系下，設(shè)計(jì)主存地址格式。（4）在四路組相聯(lián)映射關(guān)系下，設(shè)計(jì)主存地址格式。22、設(shè)CPU有16根地址線，8根數(shù)據(jù)線，用表達(dá)訪存信號(hào)（低電平有效），用作讀/寫控制信號(hào)（高電平為讀，低電平為寫），既有下列存儲(chǔ)芯片：1K*4位RAM、2K*8位RAM、4K*8位RAM、2K*8位ROM、4K*8位ROM、8K*8位ROM及74138譯碼器和各種門電路。畫出CPU與存儲(chǔ)器連接圖，規(guī)定主存地址空間分派：6000H~6FFFH為系統(tǒng)程序區(qū)；7000H~7FFFH為顧客程序區(qū)。（1）合理選取上述存儲(chǔ)芯片，闡明各選幾片。（2）詳細(xì)畫出存儲(chǔ)芯片片選邏輯圖。23、設(shè)CPU有16根地址線，8根數(shù)據(jù)線，用表達(dá)訪存信號(hào)（低電平有效），用作讀/寫控制信號(hào)（高電平為讀，低電平為寫），用16K×8位存儲(chǔ)芯片構(gòu)成該CPU最大存儲(chǔ)空間。共需幾片存儲(chǔ)芯片？畫出CPU與主存連接圖。24、按配偶原則配備1011和1101漢明碼。第六章重點(diǎn)：求原反補(bǔ)移碼、0原反補(bǔ)移碼、移位運(yùn)算、定點(diǎn)加減法（大題題型）、浮點(diǎn)加減法（大題題型）、溢出判斷。1、十進(jìn)制數(shù)89相應(yīng)二進(jìn)制數(shù)是（）A、1011001B、1011100C、1001010D、10011012、若二進(jìn)制數(shù)為1111.101，則相應(yīng)十進(jìn)制數(shù)為（）A、15.625B、15.5C、14.625D、14.53、補(bǔ)碼定點(diǎn)整數(shù)10010101右移一位后值為（）A、01001010B、010010101C、10001010D、110010104、在下列關(guān)于補(bǔ)碼和移碼關(guān)系論述中，（）是不對(duì)的A、相似位數(shù)補(bǔ)碼和移碼表達(dá)具備相似數(shù)據(jù)表達(dá)范疇B、零補(bǔ)碼和移碼表達(dá)相似C、同一種數(shù)補(bǔ)碼和移碼表達(dá)，其數(shù)值某些相似，符號(hào)相反D、普通用移碼表達(dá)浮點(diǎn)數(shù)階碼，而補(bǔ)碼表達(dá)定點(diǎn)整數(shù)5、計(jì)算機(jī)內(nèi)減法是用（）來實(shí)現(xiàn)A、將被減數(shù)加到減數(shù)上B、從被減數(shù)中減去減數(shù)C、補(bǔ)數(shù)相加D、從減數(shù)中減去被減數(shù)6、在機(jī)器數(shù)（）中，零表達(dá)形式是唯一。A、原碼B、補(bǔ)碼C、補(bǔ)碼和移碼D、原碼和反碼7、設(shè)機(jī)器數(shù)采用補(bǔ)碼表達(dá)（含1位符號(hào)位），若寄存器內(nèi)容為9BH，則相應(yīng)十進(jìn)制數(shù)為（）A、-27B、-97C、-101D、1558、一種16位無符號(hào)二進(jìn)制數(shù)表達(dá)范疇是（）A、0~65536B、0~65535C、-32768~32767D、-32768~327689、計(jì)算機(jī)內(nèi)部定點(diǎn)數(shù)大多用補(bǔ)碼表達(dá)，如下是某些關(guān)于補(bǔ)碼特點(diǎn)論述I、零表達(dá)是唯一II、符號(hào)位可以和數(shù)值某些一起參加運(yùn)算III、和其真值相應(yīng)關(guān)系簡(jiǎn)樸、直觀IV、減法可以用加法來實(shí)現(xiàn)在以上論述中，（）是補(bǔ)碼表達(dá)特點(diǎn)A、I和IIB、I和IIIC、I和II和IIID、I和II和IV10、原碼定點(diǎn)整數(shù)01010101左移2位后值為（）A、01000111B、01010100C、01000110D、0101010111、兩補(bǔ)碼相加，采用1位符號(hào)位，則當(dāng)（）時(shí)，表達(dá)到果溢出A、最高位有進(jìn)位B、最高位進(jìn)位和次高位進(jìn)位異或成果為0C、最高位為1D、最高位進(jìn)位和次高位進(jìn)位異或成果為112、原碼乘法是（）A、先取操作數(shù)絕對(duì)值相乘，符號(hào)位單獨(dú)解決B、用原碼表達(dá)操作數(shù)，然后直接相乘C、被乘數(shù)用原碼表達(dá)，乘數(shù)取絕對(duì)值，然后相乘乘數(shù)用原碼表達(dá)，被乘數(shù)取絕對(duì)值，然后相乘13、設(shè)機(jī)器字長(zhǎng)為8位（含1位符號(hào)位），X=+53，Y=-67，計(jì)算[X-Y]補(bǔ)和[X+Y]補(bǔ)，并還原成真值。14、設(shè)有浮點(diǎn)數(shù)X=25×（9/16），Y=23×（–5/16），階碼用5位（含2位符號(hào)位）補(bǔ)碼表達(dá)，尾數(shù)用6位（含2位符號(hào)位）補(bǔ)碼表達(dá)。（1）寫出X與Y浮點(diǎn)數(shù)表達(dá)。（2）求真值X+Y=？規(guī)定寫出完整浮點(diǎn)運(yùn)算環(huán)節(jié)。第七章重點(diǎn)一：擴(kuò)展碼技術(shù)（課本例7.1）重點(diǎn)二：指令尋址方式指令尋址有兩種，順序?qū)ぶ泛吞D(zhuǎn)尋址。順序?qū)ぶ酚蓀c加1實(shí)現(xiàn)，跳躍尋址由跳轉(zhuǎn)指令實(shí)現(xiàn)。重點(diǎn)三：十種數(shù)據(jù)尋址特點(diǎn)，EA求法，訪存次數(shù)。（大題）及時(shí)尋址：形式地址A就是操作數(shù)，指令執(zhí)行階段不訪存，及時(shí)數(shù)為補(bǔ)碼形式，可正可負(fù)。直接尋址：EA=A，執(zhí)行階段訪問一次存儲(chǔ)器隱含尋址：指令字中少了一種地址字段，可縮短指令字長(zhǎng)。加法指令，操作數(shù)隱藏在ACC中。一次間接尋址：有效地址EA住在形式地址A所指向存儲(chǔ)單元中。執(zhí)行指令階段2次訪存。慣用在子程序返回。寄存器尋址：EA=Ri有效地址即為寄存器編號(hào)，執(zhí)行階段不訪存，只訪問寄存器，執(zhí)行速度快寄存器間接尋址：EA=(Ri)有效地址在寄存器中，執(zhí)行階段1次訪存，慣用在循環(huán)程序基址尋址：EA=(BR)+ABR為基址寄存器，BR內(nèi)容不變，形式地址A可變變址尋址：EA=(IX)+AIX為變址寄存器，IX內(nèi)容可變，形式地址A不變，慣用在解決數(shù)組問題相對(duì)尋址：EA=(PC)+A廣泛用于轉(zhuǎn)移指令重點(diǎn)四：RISC、CISC題庫(kù)中相應(yīng)習(xí)題1、單地址指令中為了完畢兩個(gè)數(shù)算術(shù)運(yùn)算，除地址碼指明一種操作數(shù)外，另一種數(shù)采用（）方式A、及時(shí)尋址B、隱含尋址C、間接尋址D、基址尋址2、假定指令中地址碼所給出是操作數(shù)有效地址，則該指令采用（）尋址方式A、及時(shí)B、直接C、基址D、相對(duì)3、寄存器尋址方式中，操作數(shù)處在（）中。A、通用寄存器B、主存C、程序計(jì)數(shù)器D、堆棧4、偏移尋址通過將某個(gè)寄存器內(nèi)容與一種形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址方式是（）A、間接尋址B、基址尋址C、相對(duì)尋址D、變址尋址5、某指令系統(tǒng)指令長(zhǎng)為8位，每一種地址碼3位，用擴(kuò)展操作碼技術(shù)。若指令系統(tǒng)具備2條二地址指令，10條零地址指令，則最多有（）條一地址指令A(yù)、20B、14C、10D、66、如下幾種尋址方式中，（）方式取操作數(shù)最快A、直接尋址B、寄存器尋址C、相對(duì)尋址D、變址尋址7、（）方式便于數(shù)組解決A、間接尋址B、變址尋址C、相對(duì)尋址D、基址尋址8、設(shè)指令中地址碼為A，變址寄存器為X，基址寄存器為B，程序計(jì)數(shù)器為PC，則變址加間接尋址方式操作數(shù)有效地址EA為（）A、（X）+（A）B、（X+B）C、（（X）+A）D、（A）+（PC）9、假設(shè)某條指令一種操作數(shù)采用變址尋址方式，變址寄存器內(nèi)容為8H，指令中給出形式地址為1200H，地址為1200H內(nèi)存單元中內(nèi)容為12FCH，地址為12FCH內(nèi)存單元內(nèi)容為38B8H，則該操作數(shù)有效地址為（）A、1200HB、1208HC、12FCHD、38B8H10、下列關(guān)于RISC論述中，錯(cuò)誤是（）A、RISC普遍采用微程序控制器B、RISC大多數(shù)指令在一種時(shí)鐘周期內(nèi)完畢C、RISC內(nèi)部通用寄存器數(shù)量相對(duì)CISC多D、RISC指令數(shù)、尋址方式和指令格式種類相比CISC少11、對(duì)于CISC機(jī)和RISC機(jī)，如下說法錯(cuò)誤是（）A、RISC機(jī)指令條數(shù)比CISC機(jī)少B、RISC機(jī)器指令平均字長(zhǎng)比CISC機(jī)器指令平均字長(zhǎng)短C、對(duì)大多數(shù)計(jì)算任務(wù)來說，RISC機(jī)器程序所用指令條數(shù)比CISC機(jī)器少D、RISC機(jī)器和CISC機(jī)器都在發(fā)展12、基址寄存器內(nèi)容為3000H，變址寄存器內(nèi)容為02B0H，指令地址碼為002BH，程序計(jì)數(shù)器（存儲(chǔ)當(dāng)前正在執(zhí)行指令地址）內(nèi)容為4500H，且存儲(chǔ)器內(nèi)存儲(chǔ)內(nèi)容如下：地址內(nèi)容002BH3500H302BH3500H32B0H5600H32DBH2800H3500H2600H452BH2500H（1）若采用基址尋址方式，則取出操作數(shù)是什么？（3）若采用變址尋址（不考慮基址）方式，操作數(shù)有效地址是什么？（3）若采用及時(shí)尋址方式，取出操作數(shù)是什么？（4）若采用存儲(chǔ)器間接尋址（不考慮基址）方式，取出操作數(shù)是什么？（5）若相對(duì)尋址用于轉(zhuǎn)移指令，則轉(zhuǎn)移地址是多少？13、假設(shè)指令字長(zhǎng)為16位，操作數(shù)地址碼為6位，指令有零地址和一地址兩種格式。（1）設(shè)操作碼固定，零地址指令有512種，則一地址指令最多有幾種？（2）采用擴(kuò)展操作碼技術(shù)，零地址指令有512種，則一地址指令最多有幾種？第八、九、十章重點(diǎn)一：CPU功能與構(gòu)造CPU構(gòu)造：控制器、運(yùn)算器、中斷系統(tǒng)、寄存器CPU功能：指令控制、操作控制、時(shí)間控制、數(shù)據(jù)加工、解決中斷重點(diǎn)二：CPU中寄存器作用通用寄存器、數(shù)據(jù)寄存器、地址寄存器、狀態(tài)寄存器重點(diǎn)三：指令周期概念指令周期：取出并執(zhí)行一條指令所需所有時(shí)間，即CPU完畢一條指令時(shí)間。重點(diǎn)四：影響流水線性能因素?cái)?shù)據(jù)有關(guān)、構(gòu)造有關(guān)、控制有關(guān)重點(diǎn)五：計(jì)算流水線加速比、吞吐率、效率（參照例8.1）重點(diǎn)六：多級(jí)時(shí)序、控制方式（課本385～389頁(yè)）機(jī)器周期：以訪問一次存儲(chǔ)器時(shí)間為基準(zhǔn)將一種機(jī)器周期提成若干個(gè)時(shí)間相等時(shí)間段（節(jié)拍、狀態(tài)、時(shí)鐘周期）時(shí)鐘周期是控制計(jì)算機(jī)操作最小單位時(shí)間一種指令周期包括若干個(gè)機(jī)器周期，一種機(jī)器周期包括若干個(gè)時(shí)鐘周期一種節(jié)拍寬度正好等于一種時(shí)鐘周期CPU控制方式分為同步控制、異步、聯(lián)合、人工。同步控制中，每個(gè)機(jī)器周期中節(jié)拍數(shù)（時(shí)鐘周期）可以不等，這采用是不定長(zhǎng)同步控制。重點(diǎn)七：MIPS計(jì)算某計(jì)算機(jī)CPU主頻為8Mhz，每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，每條指令指令周期平均含2.5個(gè)機(jī)器周期，試問該機(jī)平均指令執(zhí)行速度為多少M(fèi)IPS？解：由于主頻為8MHz，因此時(shí)鐘周期為1/8=0.125us，機(jī)器周期為0.125×2=0.25us，指令周期為0.625us。平均指令執(zhí)行速度為1/0.625=1.6MIPS重點(diǎn)八：組合邏輯控制單元和微程序控制單元特點(diǎn)和區(qū)別重點(diǎn)九：微程序控制單元基本構(gòu)成控制存儲(chǔ)器（CM）：存儲(chǔ)所有微程序?？卮娴刂芳拇嫫鳎–MAR）：存儲(chǔ)欲讀出微指令地址?？卮鏀?shù)據(jù)寄存器（CMDR）：存儲(chǔ)從控制存儲(chǔ)器讀出微指令。重點(diǎn)九：微指令編碼方式（直接編碼、字段直接編碼）某機(jī)微指令格式中，共有8個(gè)控制字段，每個(gè)字段可分別激活5，8，3，1種控制信號(hào)。分別采用直接編碼和字段直接編碼方式設(shè)計(jì)微指令操作控制字段，并闡明兩種方式操作控制字段各取幾位。直接編碼：所需位數(shù)為5+8+3+1=17位。（直接編碼方式，所求操作控制字段總位數(shù)等于控制信號(hào)總數(shù)）字段直接編碼：由于每個(gè)字段都需要一種空狀態(tài)，因此每個(gè)字段可以激活狀態(tài)分別為6、9、4、2種。6種狀態(tài)需要3位二進(jìn)制表達(dá)。9種狀態(tài)需要4位二進(jìn)制表達(dá)。4種狀態(tài)需要2位二進(jìn)制表達(dá)。2種狀態(tài)需要1位二進(jìn)制表達(dá)。因而，所需位數(shù)為3+4+2+1=10位。重點(diǎn)十：微操作加節(jié)拍（大題類型）題庫(kù)中相應(yīng)習(xí)題：1、某機(jī)微指令格式若包括5個(gè)控制字段，每字段可分別激活5、8、3、1、7種控制信號(hào)，在采用字段直接編碼方式設(shè)計(jì)中，操作控制字段共需（）位。A、25B、12C、13D、242、CPU是指（）。A、運(yùn)算器B、控制器C、運(yùn)算器和控制器D、運(yùn)算器、控制器和主存3、狀態(tài)寄存器用來存儲(chǔ)（）。A、算術(shù)運(yùn)算成果B、邏輯運(yùn)算成果C、運(yùn)算類型D、算術(shù)邏輯運(yùn)算指令及測(cè)試指令成果狀態(tài)4、控制器功能是（）。A、產(chǎn)生時(shí)序信號(hào)B、從主存取出一條指令C、完畢指令操作碼譯碼D、從主存取出指令，完畢指令操作碼譯碼，并產(chǎn)生關(guān)于操作控制信號(hào)，以解釋執(zhí)行該指令。5、指令周期是指（）A、CPU從主存取出一條指令時(shí)間B、CPU執(zhí)行一條指令時(shí)間C、CPU從主存取出一條指令加上執(zhí)行這條指令時(shí)間D、時(shí)鐘周期時(shí)間6、從取指令開始到指令執(zhí)行完畢所需時(shí)間，稱之為（）A、時(shí)鐘周期B、機(jī)器周期C、訪存周期D、指令周期7、由于CPU內(nèi)部操作速度較快，而CPU訪問一次存儲(chǔ)器時(shí)間較長(zhǎng)，因而機(jī)器周期普通由（）來擬定A、指令周期B、存取周期C、間址周期D、中斷周期8、以硬連線方式構(gòu)成控制器也稱為（）A、組合邏輯控制器B、微程序控制器C、存儲(chǔ)邏輯控制器D、運(yùn)算器9、微程序控制器速度比硬布線控制器慢，重要是由于（）A、增長(zhǎng)了從磁盤存儲(chǔ)器讀取微指令時(shí)間B、增長(zhǎng)了從主存讀取微指令時(shí)間C、增長(zhǎng)了從指令寄存器讀取微指令時(shí)間D、