數(shù)字電路與邏輯設(shè)計模擬試卷一及答案

北京語言大學(xué)網(wǎng)絡(luò)教育學(xué)院《數(shù)字電路與邏輯設(shè)計》模擬試卷一注意：1.試卷保密，考生不得將試卷帶出考場或撕頁，否那么成績作廢。請監(jiān)考老師負(fù)責(zé)監(jiān)督。2.請各位考生注意考試紀(jì)律，考試作弊全部成績以零分計算。3.本試卷總分值100分，答題時間為90分鐘。4.本試卷分為試題卷和答題卷，所有答案必須答在答題卷上，答在試題卷上不給分。一、【單項選擇題】(本大題共20小題，每題2分，共40分)在每題列出的四個選項中只有一個選項是符合題目要求的，請將正確選項前的字母填在答題卷相應(yīng)題號處。1、對于鐘控RS觸發(fā)器，假設(shè)要求其輸出“0”狀態(tài)不變，那么輸入的RS信號應(yīng)為〔A〕。[A]RS=X0[B]RS=0X[C]RS=X1[D]RS=1X2、以下各電路中，〔B〕可以產(chǎn)生脈沖定時。[A]多諧振蕩器[B]單穩(wěn)態(tài)觸發(fā)器[C]施密特觸發(fā)器[D]石英晶體多諧振蕩器3、以下邏輯電路中為時序邏輯電路的是〔C〕。[A]變量譯碼器[B]加法器[C]數(shù)碼存放器[D]數(shù)據(jù)選擇器4、同步時序電路和異步時序電路比擬，其差異在于后者〔B〕。[A]沒有觸發(fā)器[B]沒有統(tǒng)一的時鐘脈沖控制[C]沒有穩(wěn)定狀態(tài)[D]輸出只與內(nèi)部狀態(tài)有關(guān)5、當(dāng)用專用輸出結(jié)構(gòu)的PAL設(shè)計時序邏輯電路時，必須還要具備有〔A〕。[A]觸發(fā)器[B]晶體管[C]MOS管[D]電容6、能將輸出端直接相接完成線與的電路有〔C〕。[A]TTL與門[B]或門[C]三態(tài)門[D]三極管非門7、TTL與非門的多余腳懸空等效于〔A〕。[A]1[B]0[C]Vcc[D]Vee8、以下哪一條不是消除竟?fàn)幟半U的措施〔B〕。[A]接入濾波電路[B]利用觸發(fā)器[C]參加選通脈沖[D]修改邏輯設(shè)計9、主從觸發(fā)器的觸發(fā)方式是〔D〕。[A]CP=1[B]CP上升沿[C]CP下降沿[D]分兩次處理10、組合型PLA是由〔A〕構(gòu)成。[A]與門陣列和或門陣列[B]一個計數(shù)器[C]一個或陣列[D]一個存放器11、以下四個數(shù)中，最大的數(shù)是〔B〕。[A](AF)16[B](001010000010)8421BCD[C](10100000)2[D](198)1012、觸發(fā)器有兩個穩(wěn)態(tài)，存儲8位二進(jìn)制信息要〔B〕個觸發(fā)器。[A]2[B]8[C]16[D]3213、以下門電路屬于雙極型的是〔A〕。[A]OC門[B]PMOS[C]NMOS[D]CMOS14、用異步I/O輸出結(jié)構(gòu)的PAL設(shè)計邏輯電路，它們相當(dāng)于〔A〕。[A]組合邏輯電路[B]時序邏輯電路[C]存儲器[D]數(shù)模轉(zhuǎn)換器15、要構(gòu)成容量為4K×8的RAM，需要〔D〕片容量為256×4的RAM。[A]2[B]4[C]8[D]3216、74LS160十進(jìn)制計數(shù)器它含有的觸發(fā)器的個數(shù)是〔C〕。[A]1[B]2[C]4[D]617、ROM電路由地址譯碼器和存儲體構(gòu)成，假設(shè)譯碼器有十個地址輸入線，那么最多可〔C〕個字。[A]10[B]102[C]210[D]10418、n級觸發(fā)器構(gòu)成的環(huán)形計數(shù)器，其有效循環(huán)的狀態(tài)數(shù)為〔A〕。[A]n個[B]2n個[C]2n-1個[D]2n個19、Moore和Mealy型時序電路的本質(zhì)區(qū)別是〔A〕。[A]沒有輸入變量[B]當(dāng)時的輸出只和當(dāng)時電路的狀態(tài)有關(guān)，和當(dāng)時的輸入無關(guān)[C]沒有輸出變量[D]當(dāng)時的輸出只和當(dāng)時的輸入有關(guān)，和當(dāng)時的電路狀態(tài)無關(guān)器20、相同計數(shù)模的異步計數(shù)器和同步計數(shù)器相比，一般情況下〔A〕。[A]驅(qū)動方程簡單[B]使用觸發(fā)器的個數(shù)少[C]工作速度快[D]以上說法都不對二、【填空題】〔本大題共10小題，每題2分，共20分；請將答案填寫在答題卷相應(yīng)題號處〕21、〔1111101.01001111〕2=〔7D.4F〕16，〔6840〕10=〔〕8421BCD22、對160個符號進(jìn)行二進(jìn)制編碼，那么至少需要〔8〕位二進(jìn)制數(shù)。23、邏輯函數(shù)F=的最小項之和表達(dá)式為〔〕。24、三態(tài)門除了輸出高電平和低電平之外，還有第三種輸出狀態(tài)，即〔高阻〕狀態(tài)。25、邏輯門電路能夠驅(qū)動同類負(fù)載門的個數(shù)稱為〔扇出系數(shù)〕。26、可以用〔紫外線〕擦除EPROM中所存的信息。27、單穩(wěn)態(tài)觸發(fā)器可應(yīng)用于〔分頻〕、延時、〔定時〕。28、邏輯代數(shù)又稱布爾代數(shù)。根本的邏輯關(guān)系有〔與〕、〔或〕、〔非〕三種。29、時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為〔同步〕時序電路和〔異步〕時序電路。30、存儲器的〔存儲容量〕和〔存儲時間〕是反映系統(tǒng)性能的兩個重要指標(biāo)。三、【簡答題】〔本大題共4小題，每題5分，共20分；請將答案填寫在答題卷相應(yīng)題號處〕31、利用公式和定理證明等式。 證明：所以成立32、邏輯代數(shù)與普通代數(shù)有何異同？1.概念不同邏輯代數(shù)是按一定邏輯規(guī)律進(jìn)行運算的代數(shù)，邏輯變量只有0和1兩個值，代表兩種對立的邏輯狀態(tài)。普通代數(shù)研究的是算數(shù)運算，變量的數(shù)值代表數(shù)量的大小。2.運算法那么不同邏輯代數(shù)根本運算為與、或、非，普通代數(shù)根本運算那么為加、減、乘、除。33、在數(shù)字系統(tǒng)中為什么要采用二進(jìn)制？1.可行性采用二進(jìn)制，只有0和1兩個狀態(tài)，需要表示0、1兩種狀態(tài)的電子器件很多，如開關(guān)的接通和斷開，晶體管的導(dǎo)通和截止、磁元件的正負(fù)剩磁、電位電平的高與低等都可表示0、1兩個數(shù)碼。使用二進(jìn)制，電子器件具有實現(xiàn)的可行性。2.簡易性二進(jìn)制數(shù)的運算法那么少，運算簡單，使計算機(jī)運算器的硬件結(jié)構(gòu)大大簡化〔十進(jìn)制的乘法九九口訣表55條公式，而二進(jìn)制乘法只有4條規(guī)那么〕。3.邏輯性由于二進(jìn)制0和1正好和邏輯代數(shù)的假〔false〕和真〔true〕相對應(yīng)，有邏輯代數(shù)的理論根底，用二進(jìn)制表示二值邏輯很自然。34、利用公式法化簡