數(shù)字電子技術(shù)（第五版）課件 2.4 基本邏輯運(yùn)算-邏輯門電路

數(shù)字電子技術(shù)（第五版）★課程名稱

數(shù)字電路與

邏輯設(shè)計(jì)2024/3/123第二章基本邏輯運(yùn)算及集成邏輯門2.1基本的邏輯運(yùn)算2.2常用的復(fù)合邏輯2.3正負(fù)邏輯2.4集成邏輯門2.1基本的邏輯運(yùn)算2.2常用的復(fù)合邏輯2.3正負(fù)邏輯2.4集成邏輯門2024/3/1242.4集成邏輯門電路TTL與非門OC門和三態(tài)門MOS集成邏輯門集成邏輯門使用中的實(shí)際問題2024/3/125集成電路：把若干個(gè)有源器件和無源器件及其連線，按照一定的功能要求，制做在同一塊半導(dǎo)體基片上的產(chǎn)品。邏輯集成電路（數(shù)字集成電路）：

完成的功能是邏輯功能或數(shù)字功能。最簡單的數(shù)字集成電路——集成邏輯門。DIPBGAQFPSOJSOPLCCUVEPROM集成邏輯門2024/3/126集成邏輯門分類雙極性晶體管邏輯門單極性絕緣柵場效應(yīng)管邏輯門（MOS）：二極管三極管邏輯DTL(Diode-TransistorLogic)晶體管晶體管邏輯TTL(Transistor-TransistorLogic)高閾值邏輯HTL(HighThreshold)射極耦合邏輯ECL(Emitter-CoupledLogic)集成注入邏輯I2L(IntegratedInjectionLogic)P溝道增強(qiáng)型MOS管邏輯門PMOSN溝道增強(qiáng)型MOS管邏輯門NMOSCMOS門

(PMOS和NMOS門構(gòu)成的互補(bǔ)電路門

(ComplementarySymmetryMOSLogic)組成的有源器件集成邏輯門2024/3/127目前數(shù)字系統(tǒng)中普遍使用TTL和CMOS集成電路。TTL集成電路工作速度高、驅(qū)動(dòng)能力強(qiáng)，但功耗大、集成度低；

MOS集成電路集成度高、功耗低。

超大規(guī)模集成電路基本上都是MOS集成電路，其缺點(diǎn)是工作速度略低。目前已生產(chǎn)了BiCMOS器件，它由雙極型晶體管電路和MOS型集成電路構(gòu)成，能夠充分發(fā)揮兩種電路的優(yōu)勢，缺點(diǎn)是制造工藝復(fù)雜。但是現(xiàn)在采用小尺寸的CMOS電路，速度同樣、甚至更快。集成邏輯門集成邏輯門分類2024/3/128小規(guī)模集成電路(SSI-SmallScaleIntegration)：

每片組件內(nèi)包含10~100個(gè)元件(或幾十個(gè)等效門)中規(guī)模集成電路(MSI-MediumScaleIntegration)：

每片組件內(nèi)含100~1000個(gè)元件(或上百個(gè)等效門)大規(guī)模集成電路(LSI-LargeScaleIntegration)：

每片組件內(nèi)含1000~100000個(gè)元件(或幾千～幾萬個(gè)等效門)

超大規(guī)模集成電路(VLSI-VeryLargeScaleIntegration)：

每片組件內(nèi)含100000以上個(gè)元件(或十萬個(gè)以上等效門)集成邏輯門分類集成邏輯門2024/3/1292.4.1三極管-三極管邏輯門電路(TTL)一、TTL與非門工作原理輸入級輸出級中間級實(shí)現(xiàn)“與”運(yùn)算c、e極輸出極性相反的電平。用于控制T4、T5的工作狀態(tài)。實(shí)現(xiàn)非運(yùn)算，T4、T5總一個(gè)截至、一個(gè)飽和。集成邏輯門2024/3/1210輸入全部接高電平

（UIH＝3.6V）3.6V3.6V3.6V2.1V1.4V1.0V0.7V0.3V0.3V(5V)T1：倒置工作二、功能分析(1)T2：飽和T3：導(dǎo)通T4：截止T5：飽和集成邏輯門2024/3/1211輸入端有一個(gè)或多個(gè)接低電平0.3V3.6V3.6V1.0V5.0V3.6V(5V)T1：深飽和T2：截止T3：微飽和T4：導(dǎo)通T5：截止4.3V集成邏輯門二、功能分析(2)2024/3/12122.4.2TTL與非門的特性電壓傳輸特性輸入特性輸入負(fù)載特性輸出特性是指輸出電壓跟隨輸入電壓變化的關(guān)系曲線輸入電流與輸入電壓之間的關(guān)系曲線輸入端通過電阻R接地，T1管的基流流過R產(chǎn)生電壓UI，UI與R間的關(guān)系是指輸出電壓跟隨輸出電流變化的關(guān)系曲線集成邏輯門2024/3/1213電壓傳輸特性：是指輸出電壓跟隨輸入電壓變化的關(guān)系曲線，即UO=f(uI)函數(shù)關(guān)系，它可以用圖所示的曲線表示。電壓傳輸特性集成邏輯門2024/3/1214輸入特性：是指輸入電流與輸入電壓之間的關(guān)系曲線，即II=f(uI)的函數(shù)關(guān)系。輸入特性集成邏輯門典型的輸入特性曲線2024/3/1215輸入負(fù)載特性輸入負(fù)載特性TTL與非門輸入負(fù)載TTL與非門輸集成邏輯門2024/3/1216輸出特性TTL與非門輸出低電平的輸出特性集成邏輯門2024/3/1217TTL與非門輸出高電平時(shí)的輸出特性集成邏輯門輸出特性2024/3/1218輸出高電平UOH、輸出低電平UOL輸入高電平UIH

、輸入低電平UIL平均傳輸延遲時(shí)間tpd開門電平UON、關(guān)門電平UOFF扇入系數(shù)Ni

、扇出系數(shù)NO空載功耗(空載導(dǎo)通功耗PON、空載截止功耗POFF)輸入短路電流IIS、輸入漏電流

IIH噪聲容限UNH、UNL最大灌電流IOLmax

、最大拉電流

IOHmax功耗延遲積

M最小負(fù)載電阻RLmin2.TTL與非門的參數(shù)集成邏輯門2024/3/1219TTL與非門的參數(shù)輸出高電平UOH：與非門至少一個(gè)輸入端接低電平時(shí)的輸出電壓。2.4～3.6V，標(biāo)準(zhǔn)值3V。

輸出低電平UOL：與非門輸入端接高電平時(shí)的輸出電壓。

0～0.5V，標(biāo)準(zhǔn)值0.3V。輸入高電平UIH、輸入低電平UIL：

一般UIH

＞2V、UIL≤0.8V開門電平UON

：允許輸入高電平的最小值。1.4～1.8V。

關(guān)門電平UOFF

：允許輸入低電平的最大值。0.8～1V。集成邏輯門2024/3/1220TTL與非門的參數(shù)扇入系數(shù)Ni

：是指門的輸入端數(shù)。一般≤5，最多不超過8

扇出系數(shù)NO：是指一個(gè)門能驅(qū)動(dòng)同類型門的個(gè)數(shù)。

一般≥8。平均傳輸延遲時(shí)間tpd

：當(dāng)輸入端接入信號，到輸出端輸出信號所需要的時(shí)間。

等于：（導(dǎo)通延遲時(shí)間＋截止延遲時(shí)間）/2。

TTL門典型為3～40ns。集成邏輯門2024/3/12212.4.3集電極開路與非門及三態(tài)與非門兩個(gè)TTL門的輸出端不能直接并接在一起。因?yàn)楫?dāng)兩個(gè)門并接時(shí)，若一個(gè)門輸出為高電平，另一個(gè)門輸出低電平，就會有一個(gè)很大的電流從截止門的V4管流到導(dǎo)通門的V5管(見圖)。這個(gè)電流不僅會使導(dǎo)通門的輸出低電平抬高，而且會使它因功耗過大而損壞。集成邏輯門2024/3/1222

集電極開路門和三態(tài)門是允許輸出端直接并聯(lián)在一起的兩種TTL門，并且用它們還可以構(gòu)成線與邏輯及線或邏輯。集電極開路與非門（OC）電路常用符號國標(biāo)符號集成邏輯門2024/3/1223示例線與邏輯電路F=(AB)(CD)集成邏輯門2024/3/1224三態(tài)與非門三態(tài)邏輯(TSL)輸出門除具有兩個(gè)狀態(tài)——邏輯0和邏輯1（兩種狀態(tài)都是低阻輸出）外，還具有高阻輸出的第三狀態(tài)（或稱禁止?fàn)顟B(tài)），這時(shí)輸出端相當(dāng)于懸空。真值表常用符號國標(biāo)符號集成邏輯門2024/3/1225各種三態(tài)邏輯門的符號集成邏輯門2024/3/12262.4.4MOS集成邏輯門電路與雙極邏輯電路相比的特點(diǎn)制造工藝簡單，集成度和成品率較高，成本較低；工作電源允許變化范圍大，功率損耗??；輸入阻抗高，一般達(dá)500兆歐以上，扇出系數(shù)大；與現(xiàn)有的大多數(shù)的邏輯電路兼容，只要配備適當(dāng)?shù)木彌_器即可；抗干擾性能好；集成邏輯門2024/3/1227分類PMOS邏輯電路：工作速度低，采用負(fù)電源，不便與TTL電路連接，所以應(yīng)用受到限制。NMOS邏輯電路：工作速度相對PMOS高，采用正電源，便與TTL電路連接，但對電容性負(fù)載的驅(qū)動(dòng)能力弱。適宜做大規(guī)模集成電路，不適宜做通用型邏輯集成電路。CMOS邏輯電路：是上面兩者構(gòu)成的互補(bǔ)電路制作的。工作速度高，功耗小，并且采用正電源，便與TTL電路連接。適宜做大規(guī)模集成電路，也適宜做通用型邏輯集成電路。MOS邏輯電路的各項(xiàng)指標(biāo)與TTL門相同，只是數(shù)值有所差異。集成邏輯門2024/3/1228TTLECLCMOS每門功耗(mW)12—2250—1000.001—0.01(靜態(tài))每門傳輸延遲時(shí)間(ns)10—401—540抗干擾能力中較弱強(qiáng)扇出系數(shù)15左右25>50電源電壓(V)5-53—15門電路基本形式與非或/或非與非/或非常用集成電路性能比較集成邏輯門2024/3/1229TTL器件型號組成符號及意義第1部分第2部分第3部分第4部分第5部分型號前綴工作溫度器件系列品種封裝形式符號意義符號意義符號意義符號意義符號意義CT中國制造54-55oC至+125oC標(biāo)準(zhǔn)阿拉伯?dāng)?shù)字器件功能W陶瓷扁平H高速B塑封扁平SN美國TEXAS公司740oC至+70oCS肖特基F全密封扁平LS低功耗肖特基D陶瓷雙列直插AS先進(jìn)肖特基P塑料雙列直插ALS先進(jìn)低功耗肖特基J黑陶瓷雙列直插FAS快捷先進(jìn)肖特基集成邏輯門2024/3/1230ECL、CMOS器件型號組成符號及意義第1部分第2部分第3部分第4部分型號前綴器件系列器件品種工作溫度范圍符號意義符號意義符號意義符號意義CC中國制造的CMOS40阿拉伯?dāng)?shù)字器件功能C0oC—70oC45E-40oC—85oCCD美國無線電公司產(chǎn)品日本東芝公司產(chǎn)品145系列符號R-55oC—85oCM-55oC—125oCTCCE中國制造的ECL集成邏輯門2024/3/12312.4.5集成邏輯門使用中的實(shí)際問題1、多余輸入端的處理TTL門：輸入端懸空相當(dāng)于輸入高電平。通常不允許懸空。與、與非門：多余輸入端可輸入高電平。

將其通過電阻（約幾千歐）接UCC，

或大于2千歐的電阻接地?；颉⒒蚍情T：多余輸入端可輸入低電平。

將其通過小于500歐電阻接地或直接接地。與或非門：(1)多余的與門輸入端全接低電平；

(2)與門的多余端輸入端接高電平。集成邏輯門2024/3/1232MOS門

多余輸入端不能懸空，處理方法與TTL門基本相同。

注意：由于輸入端是絕緣柵極，通過一個(gè)電阻接地時(shí)，不論電阻值多大，該輸入端都相當(dāng)于低電平。集成邏輯門1、多余輸入端的處理2024/3/12332、接口電路作用（1）通過邏輯電平的轉(zhuǎn)換，把不同邏輯值的電路連接起來；

（2）或用來驅(qū)動(dòng)集成電路本身驅(qū)動(dòng)不了的大電流及大功率負(fù)載；

（3）也可用來切斷干擾源通道，增強(qiáng)抗干擾能力。TTL—CMOS門的接口：凡是和TTL兼容的CMOS門可以和TTL的輸出端連接，不必加外接器件。CMOS—TTL門的接口：要把輸出高電平降低到TTL門所允許的范圍內(nèi)，又要對TTL門有足夠大的驅(qū)動(dòng)電路。集成邏輯門2024/3/1234例1：分析下面的TTL電路TTL門電路——存在輸入短路電流IISR≤500Ω，輸入視為“0”。R≥2kΩ，輸入