第18次課1(微機原理)

第五章總線及其形成一、總線定義與分類1、定義：總線是一組公用導(dǎo)線，是計算機系統(tǒng)的重要組成部分。它是計算機系統(tǒng)中模塊（或子系統(tǒng)）之間傳輸數(shù)據(jù)、地址和控制信息的公共通道。通過總線，可以實現(xiàn)各部件之間的數(shù)據(jù)和命令的傳輸。5.1

總線定義及分類

2、總線的分類：5.1

總線定義及分類

總線的分類方法很多，按功能層次可以把總線分成下列四類。片內(nèi)總線元件級總線系統(tǒng)總線通信總線在系統(tǒng)總線形成中，經(jīng)常要使用芯片：三態(tài)門雙向總線收發(fā)器帶有三態(tài)門輸出的鎖存器5.2

幾種常用芯片

二、幾種常用的接口芯片74LS244邏輯及引腳

74LS244功能在實際應(yīng)用中可作為地址總線或控制總線的驅(qū)動芯片，也可用為輸入端口的接口芯片。5.2

幾種常用芯片

高阻1）三態(tài)門典型芯片74LS24474LS245邏輯及引腳74LS245功能在實際應(yīng)用中可作為數(shù)據(jù)總線雙向驅(qū)動器、地址總線或控制總線單向驅(qū)動以及輸入端口的接口芯片。5.2

幾種常用芯片

GG2）雙向總線收發(fā)器74LS245

74LS373邏輯及引腳74LS373功能在實際應(yīng)用中可作為地址總線或控制總線單向驅(qū)動鎖存以及輸出端口的接口芯片。5.2

幾種常用芯片

3）帶有三態(tài)門輸出的鎖存器構(gòu)成微型計算機系統(tǒng)的核心硬件是微處理器。由CPU引腳信號經(jīng)過總線形成電路構(gòu)成系統(tǒng)總線。5.38086的引腳功能與時序

三、8086CPU的引腳功能、系統(tǒng)總線結(jié)構(gòu)及系統(tǒng)總線時序5.38086的引腳功能與時序

5.38086的引腳功能與時序

(1)8086的引腳功能及時序(最小方式)第五章總線及其形成12345678910111213141516171819202122232425262728293031323334353637383940GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND

INTEL8086CPUVccAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GTO)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8086引腳說明最大方式最小方式8086引腳信號

工作方式控制線。MN/MX=1（接+5V）工作于最小方式0（接地）工作于最大方式

1、MN/MX（輸入）

最小方式：適合用于由單處理器組成的小系統(tǒng)。在這種方式中，8086CPU引腳直接產(chǎn)生存儲器或I/O讀寫的所有控制信號。

最大方式：適合用于實現(xiàn)多處理器系統(tǒng)，在這種方式中，8086CPU不直接提供存儲器或I/O讀寫的所有控制信號，而是將當(dāng)前要執(zhí)行的傳送操作類型編碼為三個狀態(tài)位（S2,S1,S0）輸出，由外部的總線控制器8288對狀態(tài)信號進行譯碼產(chǎn)生相應(yīng)的控制信號。5.38086的引腳功能與時序

系統(tǒng)復(fù)位信號2.RESET（輸入）系統(tǒng)復(fù)位:至少保持4個時鐘周期的高電平；RESET信號有效時，CPU清除IP、DS、ES、

SS、PSW、指令隊列；置CS為0FFFFH。5.38086的引腳功能與時序

計算機系統(tǒng)復(fù)位后的啟動物理地址為：0FFFF0H5.38086的引腳功能與時序

時鐘信號輸入端3.CLK（輸入）時鐘周期：時鐘周期是控制微處理器工作的時鐘信號的一個周期，它是CPU工作的最小節(jié)拍?？偩€周期：8086/8088CPU通過總線對外部（存貯器或I/O接口）進行一次訪問所需的時間稱為一個總線周期。

一個總線周期至少包括4個時鐘周期即T1，T2，T3和T4，處在這些基本時鐘周期中的總線狀態(tài)稱為T狀態(tài)。5.38086的引腳功能與時序

5.38086的引腳功能與時序

在總線周期的T1狀態(tài)輸出地址信號；5.38086的引腳功能與時序

分時復(fù)用的地址/數(shù)據(jù)總線4.AD15-AD0（輸入/輸出）在T2～T4狀態(tài)輸出或輸入數(shù)據(jù)。5.38086的引腳功能與時序

分時復(fù)用的地址/狀態(tài)信號線5.A19/S6–A16/S3（輸出）在T1狀態(tài)輸出地址信號；在T2～T4狀態(tài)輸出狀態(tài)信息。5.38086的引腳功能與時序

6.BHE/S7（輸出）分時復(fù)用的地址/狀態(tài)信號線

BHEA0操作所用數(shù)據(jù)引腳00從偶地址讀/寫一個字AD15～AD010從偶地址讀/寫一個字節(jié)AD7～AD001從奇地址讀/寫一個字節(jié)AD15～AD80110從奇地址讀/寫一個字（分兩個總線周期實現(xiàn)，）AD15～AD8AD7～AD0高電平表示地址線的地址信息有效。利用它的下降沿把地址信號和BHE信號鎖存在地址鎖存器（例如74LS373）中。

5.38086的引腳功能與時序

7.ALE（輸出）地址鎖存允許信號A19~A16A19/S6~A16/S3A15~A8BHE/S7A7~A0

8086MN/MX+5VALEAD15~AD8AD7~AD0BHE系統(tǒng)地址總線D0Q0D7Q7GOE……D0Q0D7Q7GOE……D0Q0D7Q7GOE……74LS37374LS37374LS373微處理器級總線●●●●地址總線形成5.38086的引腳功能與時序

數(shù)據(jù)總線是雙向的；

DT/R

控制數(shù)據(jù)傳輸方向；

DEN

數(shù)據(jù)允許信號，控制數(shù)據(jù)有效時間。5.38086的引腳功能與時序

低電平：表示CPU接收數(shù)據(jù)（讀操作）高電平：表示CPU發(fā)送數(shù)據(jù)（寫操作）在數(shù)據(jù)總線形成中，用于控制雙向緩沖器74LS245的傳送方向。8.DT/R（輸出）數(shù)據(jù)收/發(fā)信號5.38086的引腳功能與時序

低電平：表示接收或發(fā)送的數(shù)據(jù)有效；高電平：表示數(shù)據(jù)無效；在數(shù)據(jù)總線形成中，DEN用作為數(shù)據(jù)雙向收發(fā)器74LS245的輸出允許控制信號9.DEN（輸出）數(shù)據(jù)允許信號D15~D8DT/RD7~D0

8086MN/MX+5VDENAD15~AD8AD7~AD0系統(tǒng)數(shù)據(jù)總線74LS24574LS245微處理器級總線A0B0A7B7GDIR……A0B0A7B7GDIR……●●數(shù)據(jù)總線形成5.38086的引腳功能與時序

CPU存儲數(shù)據(jù)操作（寫）5.38086的引腳功能與時序

CPU讀取數(shù)據(jù)操作（讀）浮動狀態(tài)：CPU先輸出地址，再輸入數(shù)據(jù)，復(fù)用總線上，由輸出狀態(tài)轉(zhuǎn)換成輸入狀態(tài)！5.38086的引腳功能與時序

低電平：表示CPU正在從存儲器或I/O端口寄存器讀取數(shù)據(jù)；

T2～T4狀態(tài)有效。10.RD（輸出）讀信號5.38086的引腳功能與時序

低電平：表示CPU正在執(zhí)行向存儲器或I/O端口進行輸出操作；T2～T4狀態(tài)有效。11.WR（輸出）寫信號5.38086的引腳功能與時序

高電平：CPU訪問存貯器低電平：CPU訪問I/O端口在Intel8088中，該引腳定義為IO/M，極性與8086的M/IO反相。12.M/IO（輸出）存儲器與I/O端口區(qū)分信號5.38086的引腳功能與時序

寫總線周期5.38086的引腳功能與時序

讀總線周期5.38086的引腳功能與時序

其它控制信號5.38086的引腳功能與時序

高電平：表示存儲器或I/O端口準(zhǔn)備就緒；低電平：表示存儲器或I/O端口未準(zhǔn)備好；13.READY（輸入）準(zhǔn)備好信號CPU在T3狀態(tài)檢測READY信號，如果READY為低電平，則插入等待狀態(tài)Tw，同時再次檢測READY信號，直到READY為高電平，則進入T4狀態(tài)，完成本次總線周期。5.38086的引腳功能與時序

高電平：CPU繼續(xù)處于等待狀態(tài)；低電平：CPU執(zhí)行下一條指令。14.TEST（輸入）測試信號當(dāng)CPU執(zhí)行WAIT指令的操作時，每隔5個時鐘周期對TEST輸入端進行一次測試：5.38086的引腳功能與時序

CPU有兩類硬件中斷：非可屏蔽中斷：NMI可屏蔽中斷：INTR，INTA5.38086的引腳功能與時序

條件：NMI出現(xiàn)上升沿動作：CPU在執(zhí)行完現(xiàn)行指令后，立即進入中斷服務(wù)子程序。注意：CPU中斷響應(yīng)不受標(biāo)志寄存器中斷允許標(biāo)志位IF狀態(tài)的影響。15.NMI（輸入）非可屏蔽中斷請求輸入信號

5.38086的引腳功能與時序

可屏蔽中斷請求輸入信號16.INTR（輸入）條件：INTR高電平IF＝1動作：CPU發(fā)出中斷響應(yīng)信號；從外設(shè)讀取中斷類型號；進入中斷服務(wù)子程序。注意：

CPU對可屏蔽中斷的響應(yīng)受中斷允許標(biāo)志位IF狀態(tài)的影響。

5.38086的引腳功能與時序

在相鄰的兩個總線周期中輸出兩個負(fù)脈沖17.INTA（輸出）中斷響應(yīng)信號通知外設(shè)，其中斷請求被接收由外設(shè)向CPU提供中斷類型號5.38086的引腳功能與時序

CPU總線使用權(quán)可以由外設(shè)控制總線申請信號：HOLD總線授予信號：HLDA5.38086的引腳功能與時序

高電平有效；總線請求響應(yīng)過程：18.HOLD（輸入）總線申請信號5.38086的引腳功能與時序

總線請求響應(yīng)過程：外部設(shè)備向CPU發(fā)出總線使用請求（HOLD高電平）；CPU讓出總線控制權(quán)，給出HLDA信號；外部設(shè)備撤消HLOD信號，CPU恢復(fù)對總線的控制權(quán)。5.38086的引腳功能與時序

19.HLDA（輸出）總線授予信號高電平有效；CPU讓出總線控制權(quán)，使CPU所有具有三態(tài)的引腳處于高阻狀態(tài)；HLDA信號與HOLD信號配合使用。5.38086的引腳功能與時序

T1T4或CLKHOLDHLDA≈≈≈

總線請求和總線授予時序8086最小方式系統(tǒng)總線結(jié)構(gòu)

5.38086的引腳功能與時序