時序邏輯電路(1)-第11講

第六章時序邏輯電路6.1概述

一、組合電路與時序電路的區(qū)別1.組合電路：電路的輸出只與電路的輸入有關，與電路的前一時刻的狀態(tài)無關。2.時序電路：電路在某一給定時刻的輸出取決于該時刻電路的輸入還取決于前一時刻電路的狀態(tài)由觸發(fā)器保存時序電路：組合電路+觸發(fā)器電路的狀態(tài)與時間順序有關一、時序邏輯電路的特點功能上：任一時刻的輸出不僅取決于該時刻的輸入，還與電路原來的狀態(tài)有關。例：串行加法器，兩個多位數(shù)從低位到高位逐位相加

2.電路結構上

①包含存儲電路和組合電路 ②存儲器狀態(tài)和輸入變量共同決定輸出

時序電路在任何時刻的穩(wěn)定輸出，不僅與該時刻的輸入信號有關，而且還與電路原來的狀態(tài)有關。構成時序邏輯電路的基本單元是觸發(fā)器。

二、時序邏輯電路的分類：按動作特點可分為同步時序邏輯電路異步時序邏輯電路所有觸發(fā)器狀態(tài)的變化都是在同一時鐘信號操作下同時發(fā)生。觸發(fā)器狀態(tài)的變化不是同時發(fā)生。按輸出特點可分為米利型時序邏輯電路穆爾型時序邏輯電路輸出不僅取決于存儲電路的狀態(tài)，而且還決定于電路當前的輸入。輸出僅決定于存儲電路的狀態(tài)，與電路當前的輸入無關。三、時序邏輯電路的功能描述方法邏輯方程組狀態(tài)表卡諾圖狀態(tài)圖時序圖邏輯圖

特性方程：描述觸發(fā)器邏輯功能的邏輯表達式。驅動方程：（激勵方程）觸發(fā)器輸入信號的邏輯表達式。時鐘方程：控制時鐘CLK的邏輯表達式。狀態(tài)方程：（次態(tài)方程）次態(tài)輸出的邏輯表達式。驅動方程代入特性方程得狀態(tài)方程。輸出方程：輸出變量的邏輯表達式。1.邏輯方程組2.狀態(tài)表反映輸出Z、次態(tài)Q*與輸入X、現(xiàn)態(tài)Q之間關系的表格。3.狀態(tài)圖反映時序電路狀態(tài)轉換規(guī)律，及相應輸入、輸出取值關系的圖形。箭尾：現(xiàn)態(tài)箭頭：次態(tài)標注：輸入／輸出4.時序圖

時序圖又叫工作波形圖，它用波形的形式形象地表達了輸入信號、輸出信號、電路的狀態(tài)等的取值在時間上的對應關系。

這四種方法從不同側面突出了時序電路邏輯功能的特點，它們在本質上是相同的，可以互相轉換。電路圖時鐘方程、驅動方程和輸出方程狀態(tài)方程狀態(tài)圖、狀態(tài)表時序圖15時序電路的分析步驟：46.2時序邏輯電路的分析方法2將驅動方程代入特性方程判斷電路邏輯功能,檢查自啟動3計算幾個概念有效狀態(tài)：在時序電路中，凡是被利用了的狀態(tài)。有效循環(huán)：有效狀態(tài)構成的循環(huán)。無效狀態(tài)：在時序電路中，凡是沒有被利用的狀態(tài)。無效循環(huán)：無效狀態(tài)若形成循環(huán)，則稱為無效循環(huán)。自啟動：在CLK作用下，無效狀態(tài)能自動地進入到有效循環(huán)中，則稱電路能自啟動，否則稱不能自啟動。例6.2.1解:①寫方程組驅動方程同步時序電路，時鐘方程省去。輸出方程②求狀態(tài)方程將驅動方程代入JK觸發(fā)器的特性方程中得電路的狀態(tài)方程:③計算、列狀態(tài)轉換表畫狀態(tài)轉換圖000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1/Y④作時序圖⑤說明電路功能這是一個同步七進制加法計數(shù)器，能自啟動。000001001011001011011000例6.2.3解:①寫方程式驅動方程代入D觸發(fā)器的特性方程，得到電路的狀態(tài)方程輸出方程②求狀態(tài)方程輸入

現(xiàn)態(tài)

次態(tài)輸出AY000101011000001011111101100111100001110001100000③計算、列狀態(tài)轉換表輸入

現(xiàn)態(tài)

次態(tài)輸出AY000101011000001011111101100111100001110001100000畫狀態(tài)轉換圖電路狀態(tài)轉換方向00011011轉換條件0/0A/YQ2Q10/10/00/01/01/01/11/0④作時序圖⑤說明電路功能A=0時是二位二進制加法計數(shù)器；A=1時是二位二進制減法計數(shù)器。0111100110016.3若干常用的時序邏輯電路寄存器和移位寄存器一、寄存器

在數(shù)字電路中，用來存放二進制數(shù)據(jù)或代碼的電路稱為寄存器。

寄存器是由具有存儲功能的觸發(fā)器組合起來構成的。一個觸發(fā)器可以存儲1位二進制代碼，存放n位二進制代碼的寄存器，需用n個觸發(fā)器來構成。同步觸發(fā)器構成4位寄存器邊沿觸發(fā)器構成（1）清零。，異步清零。即有：（2）送數(shù)。時，CLK上升沿送數(shù)。即有：（3）保持。在、CLK上升沿以外時間，寄存器內容將保持不變。二、移位寄存器單向移位寄存器0010010011110110101

經過4個CLK信號以后，串行輸入的4位代碼全部移入寄存器中，同時在4個觸發(fā)器輸出端得到并行輸出代碼。

首先將4位數(shù)據(jù)并行置入移位寄存器的4個觸發(fā)器中，經過4個CP,4位代碼將從串行輸出端依次輸出，實現(xiàn)數(shù)據(jù)的并行－串行轉換。根據(jù)移位數(shù)據(jù)的輸入－輸出方式，又分為四種：FFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出FFFFFFFFFFFFFFFF單向移位寄存器具有以下主要特點：（1）單向移位寄存器中的數(shù)碼，在CLK脈沖操作下，可以依次右移或左移。（2）n位單向移位寄存器可以寄存n位二進制代碼。n個CLK脈沖即可完成串行輸入工作，此后可從Q0～Qn-1端獲得并行的n位二進制數(shù)碼，再用n個CLK脈沖又可實現(xiàn)串行輸出操作。（3）若串行輸入端狀態(tài)為0，則n個CLK脈沖后，寄存器便被清零。雙向移位寄存器器件實例：74LS194A，左/右移，并行輸入，保持，異步置零等功能R’DS1S0工作狀態(tài)0XX置零100保持101右移110左移111并行輸入

2片74LS194A接成8位雙向移位寄存器Q0Q1Q2Q3

DIRD0D1D2D3DIL

RDS1S0CLK74LS194用雙向移位寄存器74LS194組成節(jié)日彩燈控制電路+5V+5VS1=0,S0=1右移控制+5VCLK1秒Q=0時LED亮清0按鍵1k

二極管發(fā)光LEDQ0Q1Q2Q3

DIRD0D1D2D3DIL

RDS1S0CLK74LS194本節(jié)小結：

寄存器是用來存放二進制數(shù)據(jù)或代碼的電路，是一種基本時序電路。任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)和代碼先寄存起來，以便隨時取用。本節(jié)小結：

寄存器分為基本寄存器和移位寄存器兩大類?；炯拇嫫鞯臄?shù)據(jù)只能并行輸入、并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)可以并行輸入、并行輸出，串行輸入、串行輸出，并行輸入、串行輸出，串行輸入、并行輸出。計數(shù)器

在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。分類：按計數(shù)器中觸發(fā)器是否同時翻轉同步計數(shù)器異步計數(shù)器按計數(shù)器中的數(shù)字增減加法計數(shù)器減法計數(shù)器可逆計數(shù)器按計數(shù)器容量二進制計數(shù)器N進制計數(shù)器十進制計數(shù)器計數(shù)器二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器加法計數(shù)器同步計數(shù)器異步計數(shù)器減法計數(shù)器可逆計數(shù)器加法計數(shù)器減法計數(shù)器可逆計數(shù)器二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器······n位二進制同步加法計數(shù)器的電路連接規(guī)律：驅動方程輸出方程一、同步計數(shù)器277頁圖6.3.84位二進制同步加法計數(shù)器

若計數(shù)脈沖頻率為f0，則Q0、Q1、Q2、Q3端輸出脈沖的頻率依次為f0的1/2、1/4、1/8、1/16。因此又稱為分頻器。4位集成二進制同步加法計數(shù)器74LS161/163預置數(shù)控制端數(shù)據(jù)輸入端異步復位端工作狀態(tài)控制端進位輸出(a)引腳排列圖4位同步二進制計數(shù)器74161功能表74161具有異步清零和同步置數(shù)功能.4位同步二進制計數(shù)器74163功能表74163具有同步清零和同步置數(shù)功能.74LS163的引腳排列和74LS161相同，不同之處是74LS163采用同步清零方式。驅動方程輸出方程n位二進制同步減法計數(shù)器的連接規(guī)律：282頁圖6.3.134位集成二進制同步可逆計數(shù)器74LS191預置數(shù)控制端使能端加／減控制端串行時鐘輸出4位同步二進制可逆計數(shù)器74LS191功能表74LS191具有異步置數(shù)功能.雙時鐘加/減計數(shù)器74LS19374LS193具有異步清零和異步置數(shù)功能.2、同步十進制計數(shù)器同步十進制加法計數(shù)器:在同步二進制加法計數(shù)器基礎上修改而來.

同步十進制加法計數(shù)器74LS160與74LS161邏輯圖和功能表均相同,所不同的是74LS160是十進制而74LS161是十六進制。

同步十進制可逆計數(shù)器也有單時鐘和雙時鐘兩種結構形式。屬于單時鐘的有74LS190等，屬于雙時鐘的有74LS192等。74LS190與74LS191邏輯圖和功能表均相同；74LS192與74LS193邏輯圖和功能表均相同。二、異步計數(shù)器1、異步二進制計數(shù)器3位異步二進制加法計數(shù)器觸發(fā)器為下降沿觸發(fā)，Q0接CLK1,Q1接CLK2。若上升沿觸發(fā)，則應Q0′接CLK1,Q1′接CLK2。①異步二進制加法計數(shù)器在末位+1時，從低位到高位逐位進位方式工作。原則：每1位從“1”變“0”時，向高位發(fā)出進位，使高位翻轉3位異步二進制減法計數(shù)器觸發(fā)器為下降沿觸發(fā)，接CLK1,接CLK2。若上升沿觸發(fā)，則應接CLK1,接CLK2。②異步二進制減法計數(shù)器在末位-1時，從低位到高位逐位借位方式工作。原則：每1位從“0”變“1”時，向高位發(fā)出進位，使高位翻轉2、異步十進制計數(shù)器異步二－五－十