計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)

計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)

主講教師：胡越明

課件下載:

/huym/計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)

Email:hu-ym@

教材

.胡越明

-《計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)》

-電子工業(yè)出版社

-2002年6月第一）

/bookshop/bookinfo.asp?bookcode=TP77040%20%20&booktype=main

第一章數(shù)字系統(tǒng)與計(jì)算機(jī)概論

-1.1數(shù)字電路基礎(chǔ)

-1.2計(jì)算機(jī)的基本組成

■1.3計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)概論

1.4計(jì)算機(jī)系統(tǒng)的歷史與發(fā)展

1.1數(shù)字電路基礎(chǔ)

?1.1.1邏輯代數(shù)的基本知識(shí)

?1.1.2常見的門電路

?1.1.3數(shù)字系統(tǒng)基礎(chǔ)

第一章數(shù)字系統(tǒng)與計(jì)算機(jī)概論

-模擬量和數(shù)字量

?數(shù)據(jù)字量的處理過程可以達(dá)到比模擬量處理更

高的精度

?數(shù)字量特別適合于進(jìn)行復(fù)雜的處理

?數(shù)字量便于數(shù)據(jù)的存儲(chǔ)和傳輸

.數(shù)字系統(tǒng)采用二進(jìn)制代碼

?電路中只需要表示兩種狀態(tài)

1.1數(shù)字電路基礎(chǔ)

二進(jìn)制數(shù)

位bit

■二進(jìn)制編碼

?〃個(gè)二進(jìn)制位可構(gòu)成2〃個(gè)代碼

數(shù)字邏輯代數(shù)

1-1-1邏輯代數(shù)的基本知識(shí)

邏輯值的基本運(yùn)算

?邏輯加、邏輯乘和邏輯非

.邏輯代數(shù)的特點(diǎn)

?字母表示變量

如A和B

?有限域

-任何變量的取值只有0和1兩種可能

，可用真值表表示

邏輯加運(yùn)算

■邏輯或

?用運(yùn)算符號(hào)“+”表示

.運(yùn)算規(guī)則

?0+0=0

?0+1=1

?1+0=1

?1+1-1

-真值表

ABA+B

000

011

101

111

邏輯乘運(yùn)算

邏輯與

?用運(yùn)算符號(hào)表示

-運(yùn)算規(guī)則：

?0-0=0

?0-1=0

?1-0=0

?1-1=1

-真值表：

ABAB

000

010

100

111

邏輯非運(yùn)算

將1變成0,將。變成1。

表不為L(zhǎng)=A

6=1

i=o

-真值表

AA

01

10

邏輯表達(dá)式

-用若干個(gè)邏輯變量和邏輯運(yùn)算符組

成的數(shù)學(xué)式子

例子：L=AB+C

■真值表

運(yùn)算法則

交換律：A+B=B+A

AB=BA

結(jié)合律：(A+B)+C=A+(B+C)

(AB)C=A(BC)

分配律：A(B+C)=AB+AC

A+(BC)=(A+B)(A+C)

吸收律：A+AB=A

A(A+B)=A

A+AB=A+B

A(A+B)=AB

運(yùn)算法則

反演律:A+B=AB

AB=A+B

重疊律:AA=A

A+A=A

A=A

互補(bǔ)律：A+A=1

AA=O

0-1律：A+0=A

A+l=l

A-0=0

A1=A

邏輯代數(shù)的運(yùn)算規(guī)則的證明

-根據(jù)邏輯代數(shù)的運(yùn)算法則進(jìn)行

-用列出真值表的方法進(jìn)行證明

.例1/證明(A+B)(A+C尸A+BC

證：(A+B)(A+C戶AA+AB+AC+BC分配律

B=A+AB+AC+BC重疊律

口=A(1+B)+AC+BC分配律

■=A+AC+BC0-1律

-=A(1+C)+BC分配律

=A+BC0-1律

例1-2化簡(jiǎn)邏輯表達(dá)式ABACBC

解：AB+AC+BC

=AB+(AHB)C

=AB+ABC

=AB+C

?一個(gè)邏輯函數(shù)的真值表是惟一的，但是它的邏

輯表達(dá)式可能有多種多樣。

■邏輯表達(dá)式的化簡(jiǎn)：尋找一種簡(jiǎn)潔的等價(jià)的邏

輯表達(dá)式。

?最小項(xiàng)：在真值表中，變量的每一種組合。

■邏輯函數(shù)的一種表達(dá)式實(shí)際上就是那些輸出為

1的最小項(xiàng)的和。

例1-3寫出下列真值表的邏輯表達(dá)式

輸入輸出

ABC./■

0000

0011

0101

0110

1001

1010

1100

1111

-答:

f=ABC+ABC+ABC+ABC

習(xí)題：1.81.9

1.1.2常見的門電路

-基本的門電路

■寄存器

.譯碼器

.算術(shù)運(yùn)算電路

.控制邏輯

1.基本門電路

■門電路

?實(shí)現(xiàn)邏輯運(yùn)算的數(shù)字電路

-輸入端和輸出端有兩種狀態(tài)

?分別表示邏輯1和邏輯0。

?MOS場(chǎng)效應(yīng)晶體管

|Vcc

」R

Q輸出

輸入一回￡

hs

ov

MOS晶體管的構(gòu)成

wafer

die

(a)單元結(jié)構(gòu)(b)nMOS(c)pMOS

CMOS電路

互補(bǔ)型MOS

QVcc

GND

基本的門電路符號(hào)

口.

門電路邏輯符勺

A____■

與門____AB

B—L

A____

或門X——A+B

B*

A--------0°-

非門A

A____■

與非門

B—L---------AB

或非門A___

2A+B

B>

異或門BR>A十B

二』A____

或者

電路B____——AB

CMOS門電路的例子

GND

三態(tài)門

-高阻狀態(tài)

-輸出控制功能

輸入輸出

(b)(d)

三態(tài)門的用途

.直接連接到公共信號(hào)線路

?總線

總線第0位數(shù)據(jù)

A0__1>—----------

BQ

CO__

DO

SO?S3

出

般

噌、

冊(cè)

反

叫

邏輯門電路的分類

-組合邏輯電路

?不具備記憶功能

?建立在簡(jiǎn)單邏輯門基礎(chǔ)上

?可以用真值表和邏輯表達(dá)式表示

-時(shí)序邏輯電路

?具有記憶功能

?電路的輸出取決于輸入狀況和電路的狀態(tài)

?建立在觸發(fā)器的基礎(chǔ)上

寄存器

計(jì)數(shù)器

2.觸發(fā)器

-一種具有記憶功能的電路

?有兩個(gè)穩(wěn)定的電路狀態(tài)

建立在R-S鎖存器(latch)的基礎(chǔ)上

錚征表

Q表示時(shí)序電路的下一個(gè)狀態(tài)與現(xiàn)有

下＜:狀態(tài)與輸入信號(hào)的邏輯函數(shù)關(guān)系

二-例

當(dāng)前輸入SR當(dāng)前狀態(tài)Q”下一狀態(tài)Q〃+i

0000

0011

0100

0110

1001

1011

110不確定

111不確定

D鎖存器

■在R-S鎖存器的輸入部分加上時(shí)鐘和

輸入控制的電路構(gòu)成

D觸發(fā)器

-有一個(gè)時(shí)鐘輸入信號(hào)

?上升沿，下降沿，周期，頻率

■在時(shí)鐘信號(hào)的上升沿輸入信號(hào)D送

入內(nèi)部并改變輸出Q

Q(T+1)=D(T)

同步時(shí)序電路

用一條時(shí)鐘信號(hào)啟動(dòng)所有的觸發(fā)器

觸發(fā)器的輸出信號(hào)電平就是電路的

狀態(tài)

狀態(tài)的變化通常用狀態(tài)轉(zhuǎn)換圖表示

D=1

3.半加器和全加器

—L分為半加器和全加器兩種

HA半加器有兩個(gè)輸入端和兩個(gè)輸出端

-L■半加器的邏輯表達(dá)式：

S=A十B

C=AB

輸入信號(hào)輸出信號(hào)

ABSC

0000

0110

1010

1101

全加器

Ci------------

A—|一進(jìn)位輸入Ci,進(jìn)位輸出Co。

外廠■邏輯表達(dá)式：

匚一c。s=AfCi+XB^i+A百@+ABCi=A?)B十Ci

Co=ABCi+ABCi+ABd+ABCi=AB+BCi+ACi

輸入信號(hào)輸出信號(hào)

ABCisCo

00000

00110

01010

01101

10010

10101

11001

11111

全加器與半加器

halfaddA

OrCAD

H/M.F/MDD.SCH

4tt加法器

Ci

加

YO

4,寄存器（Register）

-由多個(gè)D觸發(fā)器構(gòu)成

?可以存放一個(gè)完整的二進(jìn)制數(shù)據(jù)

■通常用一個(gè)名字表示

?如RI、R2

■對(duì)寄存器內(nèi)容的操作

?移位、計(jì)數(shù)、清除、裝入

10001110

(b)表示各個(gè)位

5870

R3(H)|R3(L)

(d)表示高低字段

移位寄存器

.串行輸入串行輸出

.串行輸入并行輸出

并行輸入串行輸出

寄存器的數(shù)據(jù)傳輸

并行輸入并行輸出

.RIfR2

R1R2

5.計(jì)數(shù)器

■由多個(gè)觸發(fā)器構(gòu)成

■異步計(jì)數(shù)器

?除第一個(gè)觸發(fā)器的計(jì)數(shù)信號(hào)來自外部，其余觸

發(fā)器的計(jì)數(shù)信號(hào)來自上一個(gè)觸發(fā)器的輸出

■同步計(jì)數(shù)器

?外部計(jì)數(shù)信號(hào)同時(shí)送到各觸發(fā)器的時(shí)鐘輸入端

■時(shí)序邏輯電路

異步計(jì)數(shù)器的例子

當(dāng)前狀態(tài)下一狀態(tài)

00000001

00010010

00100011

00110100

01000101

一般的時(shí)序邏輯電路

觸發(fā)器與組合邏輯電路的結(jié)合

?

輸

輸

出

入?

?

?

>

?

>

>

?

6.編碼器和譯碼器

編碼的信息與譯碼的信息

2〃個(gè)輸入信號(hào)的編碼器有〃個(gè)輸出信號(hào)

輸入信號(hào)中只有一個(gè)是有效的電平

D7D6D5D4D3D2DIDOA2AlAO

D700000001000

D6

8-3A200000010001

D5編

D4A100000100010

碼

D300001000011

器A0

D200010000100

D100100000101

DO

01000000110

10000000111

譯碼器

〃個(gè)輸入信號(hào)的譯碼器有2〃個(gè)輸出信號(hào)

?每個(gè)輸出信號(hào)對(duì)應(yīng)于〃個(gè)輸入信號(hào)的一種編碼

?輸出信號(hào)中只有一個(gè)處于有效狀態(tài)

?通常還有一個(gè)輸出許可信號(hào)(EN)

A2AlAOEND7D6D5D4D3D2DIDO

000100000001

AA2。---D7

001100000010

AA11------------------------Do

3-8010100000100

AAUA--------nc

譯

------------VlA011100001000

碼100100010000

器

-------D2101100100000

FN-------DI110101000000

DO111110000000

XXX000000000

7.數(shù)據(jù)選擇器

根據(jù)選擇信號(hào)從多個(gè)輸入端中選擇一個(gè)作

為輸出

有幾個(gè)選擇信號(hào)的數(shù)據(jù)選擇器從2〃個(gè)輸入

數(shù)據(jù)線中選擇一個(gè)作為輸出

.邏輯表達(dá)式：

Y=.*Io+.S°L+露I2+&S0I3

SO1丫

10

I；

QZ

習(xí)題

.1.10

.1.11

.1.12

.1.15

1.1.3數(shù)字系統(tǒng)基礎(chǔ)

-1.數(shù)字系統(tǒng)及其表示

?層次化設(shè)計(jì)

基本的門電路

觸發(fā)器、編碼器、譯碼器、一位加法器

-寄存器、計(jì)數(shù)器

?較高層次的功能單元表示成由下一

層次的功能單元表示的結(jié)構(gòu)框圖

2.數(shù)字集成電路的分類

封裝方式一

?雙列直插封裝（DIP）.黑麟

?引腳格柵陣列（PGA）暴刪"

工作原理

?雙極型

每個(gè)晶體管由p型和n型兩種半導(dǎo)體構(gòu)成

速度較高

?單極型1場(chǎng)效應(yīng)）

每個(gè)晶體管由一種半導(dǎo)體材料構(gòu)成

nMOS和CMOS

耗電較低

集成度高

集成電路實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的方法

采用現(xiàn)成的集成電路

?利用通用的集成電路

?成本較低

?性能低

■定制專用(FullCustom)集成電路

?由開發(fā)者自己設(shè)計(jì)芯片版圖(ASIC)

?開發(fā)周期長(zhǎng)

?開發(fā)成本高

使用半定制(Semi-custom)芯片

?在芯片廠商的半成品基礎(chǔ)上設(shè)計(jì)定制

?利用率低

半定制芯片的分類

門陣列GataArray)

?排成二維陣列的標(biāo)準(zhǔn)單元

.一些互連通道

■標(biāo)準(zhǔn)單元(StandardCell)

?標(biāo)準(zhǔn)單元版圖庫

1?標(biāo)準(zhǔn)單元邏輯電路圖庫

可編程邏輯電路芯片(PLD)

?功能單元或者連接線路可根據(jù)需要進(jìn)行改變

PLA

由與門和或門邏輯電路組合而成的陣列

O00|…0,?

PAL

■或陣列固定

與陣列可編程

1(io

G

>

CPLD

M

IOMIO

模GAL模塊GAL模塊*模

塊塊

AAAAAAAAAAAAAA/N

VVVVVVVVVVVVVVV

互連線路

個(gè)個(gè)個(gè)AAAAA/NAAAAAA

VVWVVVVVVVVVVVV

IOIO

模GAL模塊GAL模塊模

塊塊

FPGA

3.數(shù)字系統(tǒng)中的信號(hào)延遲與干擾

.延遲時(shí)間

?從輸入信號(hào)的建立到輸出信號(hào)的產(chǎn)生之間

的時(shí)間間隔

■延遲造成的影響

?使得電路的運(yùn)行速度受到限制

?形成一個(gè)瞬間的不確定的輸出信號(hào)

A

B

F

t[t]+tpdt2tz+tpd

門電路的扇出數(shù)與扇人數(shù)

■扇出數(shù)

?一個(gè)門電路能夠驅(qū)動(dòng)的同類門電路

的最大數(shù)量

?MOS電路的扇出數(shù)主要受到連接線

路中分布電容的影響

?影響門電路的輸出延遲

■扇入數(shù)

?一個(gè)基本門電路的輸入端的數(shù)量

數(shù)字系統(tǒng)的局限性

性能、穩(wěn)定性、可靠性

-電信號(hào)的傳播速度

?電信號(hào)的實(shí)際傳播速度小于光速

-電路的脈沖串?dāng)_

?一根導(dǎo)線上電信號(hào)所產(chǎn)生的電場(chǎng)與另一根電線上

產(chǎn)生的電場(chǎng)

■傳輸線反射

?當(dāng)信號(hào)電平的變化時(shí)間短于信號(hào)在導(dǎo)線上的傳播

時(shí)間時(shí)

?電平信號(hào)從一端傳播到另一端后由于受到阻礙而

反射回來

-外部信號(hào)的干擾

?EMC

傳輸線反射的避免

■保持信號(hào)的傳輸線路上的阻抗一致性

?終端電路

終端電阻

、22傳輸線

(a)串聯(lián)終端

(b)并聯(lián)終端

1.2數(shù)字計(jì)算機(jī)的基本組成

1.2.1計(jì)算機(jī)的硬件結(jié)構(gòu)

?1.運(yùn)算器

?2.存儲(chǔ)器

?3.控制器

?4.輸入輸出設(shè)備

-1.2.2計(jì)算機(jī)軟件

?1.軟件的分類

?2.操作系統(tǒng)

?1.2.3計(jì)算機(jī)語言及其編譯

?1.計(jì)算機(jī)語言的類型

?2.程序設(shè)計(jì)語言的編譯

1.2.1計(jì)算機(jī)的硬件結(jié)構(gòu)

A數(shù)據(jù)線路

＞控制信號(hào)

3

基本概念

ALU

存儲(chǔ)器（讀、寫、訪

問）

容量（字、字節(jié)）

字長(zhǎng)

指令

程序

CPU

主機(jī)

總線

輸入輸出設(shè)備

-輸出設(shè)備

?1.顯示器

?2.打印設(shè)備

?3.繪圖儀

-輸入設(shè)備

?鍵盤

?鼠標(biāo)器

■外存儲(chǔ)設(shè)備

1.2.2計(jì)算機(jī)軟件

-系統(tǒng)軟件

操作系統(tǒng)

編譯程序

解釋程序

-應(yīng)用軟件

■虛擬機(jī)(virtualmachine)

?計(jì)算機(jī)的邏輯視圖

-軟件與硬件的等效性

虛擬機(jī)

系統(tǒng)的不同視圖

■應(yīng)用級(jí)

?JVM

■操作系統(tǒng)級(jí)

?進(jìn)程

-硬件級(jí)（指令級(jí)）

?計(jì)算資源，網(wǎng)絡(luò)資源，存儲(chǔ)資源的映像

?支持多操作系統(tǒng)（分時(shí)運(yùn)行）

?超級(jí)監(jiān)管器hypervisor

2.操作系統(tǒng)

■存儲(chǔ)管理

?內(nèi)存管理和外存管理

■命令處理

-進(jìn)程管理

■設(shè)備管理

■網(wǎng)絡(luò)通信管理

1.2.3計(jì)算機(jī)語言及其編譯

.機(jī)器語言

?000001010

■匯編語言

?ADDR1,R2

-高級(jí)語言

?A=A+B

?應(yīng)用語言

2.程序設(shè)計(jì)語言的編譯

可執(zhí)行

文件

編譯過程

-詞法分析

?Lexicalanalysis

語法分析

?Semanticanalysis

生成中間代碼

代碼優(yōu)化

生成目標(biāo)代碼

1.3計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)概論

一、概念

?計(jì)算機(jī)實(shí)現(xiàn)Implementation

，器件選擇，機(jī)械、封裝、印板、

機(jī)箱、電源、冷卻設(shè)計(jì)

?計(jì)算機(jī)組成Organization

，邏輯設(shè)計(jì)

?計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)Architecture

三外特性設(shè)計(jì)

相互關(guān)系

應(yīng)用理序

I操作至統(tǒng)

編譯—

系統(tǒng)指令系統(tǒng)

結(jié)構(gòu)

組成

實(shí)現(xiàn)

系統(tǒng)結(jié)構(gòu)的例子

系統(tǒng)結(jié)構(gòu)產(chǎn)品

DigitalAlpha(VI,V3)DEC21064,21164,21264

HPPA-RISC(Vl.l,V2.0)HP3000(930,950),

HP9000(800,850)

PA7100,PA8000

SunSparc(V8,V9)TISuperSPARCTMS390Z50

(inSunSPARCstation20)

MIPS32,MIPS64MIPS2000,3000,4000,8000,

mips10000(inSGIworkstation)

IBMPowerPCPPC750,740,604,603,601,

Power4,Power5

intel.IntelIA-32,IA-641386,I486,P,PII,Pill,P4,

Itanium

AMD口AMDx86-64SledgeHammer

系統(tǒng)結(jié)構(gòu)的研究范圍

■外特性.新型系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

?指令系統(tǒng)?并行性

?數(shù)據(jù)表示?數(shù)據(jù)流

?尋址方式?推理機(jī)

?寄存器集?神經(jīng)網(wǎng)

.界面設(shè)計(jì)?性能成本評(píng)價(jià)

?確定硬件功能?運(yùn)算速度

?存儲(chǔ)容量

?I/O帶寬

井彳亍性

■并行性(parallelism)

?同時(shí)，性(simultaneous)

?并發(fā)，性(concurrence)

■并行機(jī)型

?標(biāo)量機(jī)(scalar)

?向量機(jī)(vector)

?陣列機(jī)(array)

?多處理機(jī)(multiprocessor)

并行性

?操作級(jí)

?流水

-指令級(jí)

?指令調(diào)度

?推測(cè)執(zhí)行

.線程與處理器級(jí)

?多線程

?多核

?多處理器

影響系統(tǒng)結(jié)構(gòu)的因素

語言-操作系統(tǒng)

?計(jì)算模型?系統(tǒng)服務(wù)機(jī)制、

?軟硬件界面?存儲(chǔ)管理、

-編譯?進(jìn)程同步和切換、

?故障診斷

?數(shù)據(jù)的存儲(chǔ)結(jié)構(gòu)（如堆棧）

?指令集的特征-應(yīng)用

?控制結(jié)構(gòu)（指令調(diào)度）?數(shù)據(jù)及運(yùn)算類型

■器件?算法

?計(jì)算模型（數(shù)據(jù)流，歸約，模

?軟硬件的功能分配式匹配）

?結(jié)構(gòu)設(shè)計(jì)（cache）?性價(jià)比（微機(jī)vs大型機(jī)，專用

?開發(fā)手段機(jī)VS通用機(jī)

性能指標(biāo)

?響應(yīng)時(shí)間

?吞吐率

?可擴(kuò)展性

?可編程性

?可靠性

?可用性

?性價(jià)比

-峰值性能及持續(xù)性能

簡(jiǎn)單的分析方法

CPU時(shí)間的計(jì)算

Tcpu=InXCPIxTc

n

ZCPLXL

CPI;^---n--------

IA

i=l

其中：/是第i種指令的數(shù)量

CPL.是第i種指令的執(zhí)行周期數(shù)

其他性能指標(biāo)

■MIPS指標(biāo)

IN凡

66

一/^xCPixrcxio-cpixio

凡：時(shí)鐘速率

MIPSv=—xMIPS何

局限性：標(biāo)量機(jī)，指令的差異

.MFLOPS指標(biāo)

IFN

MFLOPS=

TEXIO6

-TPS指標(biāo)

?每秒處理的事務(wù)數(shù)

阿姆達(dá)爾定律

Performanceimprovementfromfasterhardwaretechnology

islimitedtothefractionoftimethefastertechnologycanbe

used.

1

S=—

PTe

l—%+一

re

fe/re

測(cè)試方法

.選擇工作負(fù)載

?指令混合

?核心程序

?合成程序

?應(yīng)用程序

.測(cè)試運(yùn)行

-統(tǒng)計(jì)結(jié)果

問題:

，設(shè)計(jì)算機(jī)執(zhí)行程序A的時(shí)間為1

秒，執(zhí)行程序B的時(shí)間為2秒，程

序A和程序B的執(zhí)行指令數(shù)均為

106條，問該計(jì)算機(jī)的平均性能。

統(tǒng)計(jì)結(jié)果

算術(shù)平均

1令1(11111

/〃？=一乙R=

〃z=ini-\1i

幾何平均

n〃[11

Gm=彳(UR)=<h)=Kfx鹿X...XR；：

G〃(X)=為審

Gm(Y)

調(diào)和平均

nnn

Hm—

nin

EgT1+72+.??+北

z=l八’Z=1

幾何平均的特點(diǎn)：

不論取哪一臺(tái)作參考機(jī)，均能保持比較結(jié)果的一

致性。

例：設(shè)有計(jì)算機(jī)A,B,C,運(yùn)行程序1和2。以A機(jī)為參考機(jī)，結(jié)果如下:

程序A機(jī)B機(jī)C機(jī)

1120.5

210.52

Am(A>l,Am(B尸1.25,Am(C尸1.25

以B機(jī)為參考機(jī)，則結(jié)果如下：

程序A機(jī)B機(jī)C機(jī)

10.510.25

2214

Am(A>1.25,Am(B>l,Am(C尸2.125

_苴

_

M

_

4

_

+

_

_?

_

_

I

_

M

_

_

y

_

x

+

_

_

:匕

_一

x

_工

』

H

y

x

^

——?

7

一/

7

-

I

^

7

=

一y

乂r

1

H

7

v

.

H

~

H

名H

I

W——

M

一L

I一

7

r

1

q工

u！

—v

.!l

H

H