電工學(xué)課件：時序邏輯電路

邊沿JK觸發(fā)器的邏輯狀態(tài)表上次課復(fù)習(xí)邏輯符號SC1KJR1J1KCP下降沿觸發(fā)維持阻塞D觸發(fā)器（即邊沿D觸發(fā)器）邏輯符號邏輯狀態(tài)表上升沿觸發(fā)C11DRSCPD12.2時序邏輯電路

從結(jié)構(gòu)上，時序邏輯電路由觸發(fā)器組成，存在反饋電路；從邏輯功能上，時序邏輯電路有記憶功能。

常見的時序邏輯電路有寄存器、計數(shù)器、順序脈沖發(fā)生器等。12.2.1寄存器

寄存器是計算機的主要部件之一，它用來暫時存放數(shù)據(jù)或指令。

寄存器由觸發(fā)器組成，分為數(shù)碼寄存器和移位寄存器。1.數(shù)碼寄存器具有寄存數(shù)碼和清除數(shù)碼的功能。并入－并出Q3Q2Q1Q0&&&&QQDQQDQQDQQDD0D1D2D3取數(shù)脈沖接收脈沖(CP)四位數(shù)碼寄存器F3F2F1F02.移位寄存器

根據(jù)移位方向，移位寄存器分為左移寄存器、右移寄存器和雙向移位寄存器三種。具有清除數(shù)碼、寄存數(shù)碼并移位的功能。(1)定義

在移位脈沖的作用下，寄存器中的數(shù)碼向左或向右移動一位。(2)分類(3)功能F3F2F1F0串入－串出(4)輸入－輸出方式輸入串行輸入并行輸入輸出串行輸出并行輸出F3F2F1F0串入－并出F3F2F1F0并入－串出F3F2F1F0并入－并出串行輸入數(shù)據(jù)1011由高位向低位輸入（5）四位左移寄存器CP上升沿，CP串行輸出QQDF3QQDF2QQDF1QQDF0Q0Q1Q2Q3并行輸出DIQ3Q2Q1Q0D3D2D1D0狀態(tài)轉(zhuǎn)換表CP移位過程0001

0010010110110000000100101011010101↑2↑3↑4↑左移一位左移二位左移三位左移四位清零串行輸入數(shù)據(jù)1011由高位向低位輸入12.2.2計數(shù)器

1.定義2.計數(shù)器的分類(1)根據(jù)計數(shù)器中各觸發(fā)器翻轉(zhuǎn)的先后次序分為同步計數(shù)器和異步計數(shù)器。(2)根據(jù)計數(shù)過程中數(shù)字的增減分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。(3)根據(jù)計數(shù)器的循環(huán)長度分為十進制計數(shù)器、N進制計數(shù)器等等。(4)根據(jù)計數(shù)器中數(shù)字的編碼方式分為二進制計數(shù)器、二-十進制計數(shù)器、循環(huán)碼計數(shù)器等等。3.計數(shù)器的分析1)寫出各觸發(fā)器輸入端的邏輯表達式:寫驅(qū)動方程分析步驟:3)列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程（或畫波形圖，用波形圖表示狀態(tài)轉(zhuǎn)換關(guān)系）4)說明計數(shù)器的特點(一)由觸發(fā)器組成的計數(shù)器2）將驅(qū)動方程代入觸發(fā)器特征方程得到狀態(tài)方程例1.三位二進制異步計數(shù)器1)寫出各觸發(fā)器輸入端的邏輯表達式分析步驟:設(shè)初始狀態(tài)Q1J1KQ1J1KQQ1J1K計數(shù)脈沖CPF0F1F2輸入端懸空相當(dāng)于接高電平CPQ0Q1Q23)用波形圖表示狀態(tài)轉(zhuǎn)換關(guān)系在時鐘脈沖的下降沿3)狀態(tài)轉(zhuǎn)換表CP十進制數(shù)011171↓11062↓10153↓10044↓01135↓01026↓00117↓00008↓1117b)計數(shù)從111開始到000結(jié)束，然后循環(huán)，所以稱8進制減法計數(shù)器。a)各觸發(fā)器時鐘不一致，所以稱異步計數(shù)器；結(jié)論：優(yōu)點：電路簡單、可靠缺點：速度慢異步計數(shù)器的優(yōu)缺點：Q1J1KQ1J1KQQ1J1K計數(shù)脈沖CP(1)寫出各觸發(fā)器輸入端的邏輯表達式(驅(qū)動方程）例2.三位二進制同步計數(shù)器（掌握）F0F1F2假設(shè)初始狀態(tài)(2)將驅(qū)動方程和觸發(fā)器的特征方程聯(lián)立得到觸發(fā)器的狀態(tài)方程：(3)列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程CP00000111000100010002↓1101113↓0111011↓0111114↓0111115↓010111(3)用狀態(tài)轉(zhuǎn)換圖表示狀態(tài)轉(zhuǎn)換關(guān)系Q2Q1Q0000011100010001CPQ0Q1Q2(4)用波形圖表示狀態(tài)轉(zhuǎn)換關(guān)系1）電路輸出每5個狀態(tài)為一次循環(huán)，所為五進制計數(shù)器。2）各觸發(fā)器CP一致，所以為同步計數(shù)器。結(jié)論：(二)集成計數(shù)器四位同步二進制加法計數(shù)器74LS161芯片45678地D3EP321161415131211109D2D1D0CPETQ3Q2Q1Q0QCUCC74LS161的外引線排列圖上升沿觸發(fā)45678EP地D3321161415131211109D2D1D0CPETQ3Q2Q1Q0QCUCC161芯片的邏輯符號Q0Q1D0ETD2Q2D1D3Q3EP＞CPRDLDQC74LS161在時鐘信號的作用下，輸出狀態(tài)Q3Q2Q1Q0在0000~1111內(nèi)做加１計數(shù)循環(huán)。74LS161的功能表CP0×

×××

0000保持1101×11×0×10×

×

↑1111↑EP

ETD3D2D1D0×

×××

D3D2D1D0

×

×××

×

×××

×

×××

Q3Q2Q1Q0D3D2D1D0

保持(但QC=0)加法計數(shù)(清零）(置數(shù)）例3.由74LS161和門電路構(gòu)成計數(shù)器如下圖所示，試分析其工作情況，并說明是幾進制計數(shù)器。十四進制計數(shù)器1D3D2D1D0Q0Q1Q2Q31EP

ETQ0Q1Q2Q3﹠D74LS161CP4.計數(shù)器的設(shè)計清零法清零計數(shù)置數(shù)法計數(shù)置數(shù)已知一個N進制計數(shù)器芯片，用它加上與非門設(shè)計任一M進制計數(shù)器，當(dāng)M＜N時，可采用清0法或置數(shù)法。異步清0法有暫態(tài)，要從SM狀態(tài)譯出反饋置0信號。SM為暫態(tài)，實際循環(huán)為S0~SM-1。同步預(yù)置數(shù)法沒有暫態(tài)，若置入的數(shù)為Si=d3d2d1d0，則要從SM+i－1譯出置數(shù)信號。（M+i-1≤N-1時成立）161芯片：S0=0000S1=0001S2=0010……S15=1111D3D2D1D0Q0Q1Q2Q31EP

ET1Q0Q1Q2Q3﹠D74LS161CP七進制計數(shù)器(置數(shù)法）例4.用74LS161和門電路構(gòu)成七進制和十三進制計數(shù)器。D3D2D1D0Q0Q1Q2Q31EP

ET1Q0Q1Q2Q3﹠D74LS161CP七進制計數(shù)器(清０法）十三進制計數(shù)器（置數(shù)法）D3D2D1D0Q0Q1Q2Q31ETEP1Q0Q1Q2Q3﹠D74LS161CP十三進制計數(shù)器（清０法）D3D2D1D0Q0Q1Q2Q31EP

ET1Q0Q1Q2Q3﹠D74LS161CP十進制加法計數(shù)器74LS160芯片邏輯符號如下（和74LS161類似）：Q0Q1D0ETD2Q2D1D3Q3EP＞CPRDLDQC74LS160在時鐘信號的作用下，輸出狀態(tài)Q3Q2Q1Q0在0000~1001內(nèi)做加１計數(shù)循環(huán)。例題：用74LS160芯片實現(xiàn)24進制計數(shù)器。整體清０法先將兩片160芯片級聯(lián)構(gòu)成一個100進制計數(shù)器，再反饋置０