嵌入式系統(tǒng)硬件開發(fā)平臺

第2章

嵌入式系統(tǒng)硬件開發(fā)平臺

第2章嵌入式系統(tǒng)硬件開發(fā)平臺

2.1相關根底知識2.2嵌入式系統(tǒng)硬件平臺2.3ARM微處理器體系2.4微處理器結構2.1相關根底知識嵌入式系統(tǒng)的組成處理器存儲器輸入輸出操作系統(tǒng)應用程序軟件結構硬件結構1、微處理器中央微處理器，簡稱CPU，它是計算機中最重要的一個局部，它決定嵌入式系統(tǒng)的主要功能特性。CPU又由運算器和控制器兩大局部組成。2、存放器所謂存放器〔register〕，是CPU內部用來存放數(shù)據(jù)的一些小型存儲區(qū)域，用于暫時存放參與運算的數(shù)據(jù)和運算結果。存放器是一種時序邏輯電路，但這種時序邏輯電路只包含存儲電路。存放器的存儲電路是由鎖存器或觸發(fā)器構成的，因為一個鎖存器或觸發(fā)器能存儲1位二進制數(shù)，所以由N個鎖存器或觸發(fā)器可以構成N位存放器。存放器是CPU內部的元件，存放器擁有非常高的讀寫速度，所以在存放器之間的數(shù)據(jù)傳送非?？?。外部設備也有存放器，是一種存儲單元，其物理結構跟內存單元不一樣，但作用跟內存單元一樣，都能保存信息。在設計時，給外部設備的每個存放器都分配一個地址，CPU可以根據(jù)地址訪問某個存放器，那么該存放器發(fā)生相應的動作：或接收數(shù)據(jù)總線上的數(shù)據(jù)〔對應于寫操作〕，或把自己的數(shù)據(jù)送到數(shù)據(jù)總線上〔對應于讀操作〕。當CPU訪問某個存放器時，同一個外設的其他存放器和其他外設的存放器由于沒有CPU的指令不會發(fā)生動作。3、總線總線〔BUS〕是接口電路與CPU或者接口電路與I/O外部設備之間連接的主要形式，是各功能部件之間傳送信息的公共通路。采用一組公共的信號線作為嵌入式系統(tǒng)各部件之間的通信線，這組公共信號線就稱為總線。通信協(xié)議

通信協(xié)議是指通信雙方的一種約定。約定包括對數(shù)據(jù)格式、同步方式、傳送速度、傳送步驟等問題做出統(tǒng)一規(guī)定，通信雙方必須共同遵守?！?〕總線時序協(xié)議〔2〕異步時序協(xié)議的握手協(xié)議〔3〕總線仲裁方式〔4〕總線標準〔1〕總線時序協(xié)議同步時序：總線上所有事件共用同一時鐘脈沖進行操作過程的控制，所有事件都在時鐘周期的開始發(fā)生。異步時序：操作由源或目的模塊發(fā)出的特定信號確定。雙方相互提供聯(lián)絡信號。

〔2〕異步時序協(xié)議的握手協(xié)議握手協(xié)議是總線異步時序的根本構件。握手協(xié)議數(shù)據(jù)傳送過程的4個周期：4、I/O端口I/O端口又稱為I/O接口，它是微處理器對外控制和信息交換的必經之路，是CPU與外部設備連接的橋梁，它在CPU與外部設備之間起信息轉換和匹配的作用。I/O端口有串行和并行之分，串行I/O端口一次只能傳送一位二進制數(shù)信息，而并行I/O端口一次能傳送一組二進制數(shù)信息。圖2.3

I/O接口電路的位置CPU對外設I/O端口物理地址的編址方式有兩種：一種是I/O映射方式〔I/O－mapped〕；另一種是內存映射方式〔Memory－mapped〕。具體采用哪一種那么取決于CPU的體系結構。5、中斷中斷方式是指，當外部設備準備與CPU進行數(shù)據(jù)傳輸時，外部設備首先向CPU發(fā)出中斷請求，CPU接收到中斷請求并在一定條件下，暫時停止原來的程序并執(zhí)行中斷效勞處理程序，執(zhí)行完畢以后再返回原來的程序繼續(xù)執(zhí)行。圖2.4中斷處理的各個階段6、數(shù)據(jù)編碼設用微處理器控制一串彩燈〔發(fā)光二極管〕的亮滅。如圖2.4所示。我們設不發(fā)光的口線〔高電平〕為1，發(fā)光的口線〔低電平〕為0。當彩燈L1發(fā)光時，PD0口線為低電平，而其余口線均為高電平。那么可以表示為以下對應值：PD7PD6PD5PD4PD3PD2PD1PD011111110用二進制數(shù)表示為：11111110。用十六進制編碼

，其值為：FEH

。再如，要彩燈L8發(fā)光，其余均不發(fā)光，那么有：用二進制數(shù)表示為：01111111。十六進制編碼為：7FH。那么可以表示為以下對應值：PD7PD6PD5PD4PD3PD2PD1PD001111111假設希望兩邊亮，中間暗，那么：十六進制編碼為：7EH。

PD7

PD6

PD5

PD4

PD3

PD2

PD1

PD00

1

1

1

11

1

02.2嵌入式系統(tǒng)硬件平臺2.2嵌入式系統(tǒng)硬件平臺嵌入式微處理器芯片自己是不可能獨立工作的，需要必要的外圍設備給它提供根本的工作條件。所謂嵌入式硬件平臺由嵌入式處理器和嵌入式系統(tǒng)外圍設備組成，其結構如圖2.5所示。圖2.5嵌入式系統(tǒng)硬件結構1、嵌入式處理器嵌入式處理器通常包括幾個局部：處理器內核、地址總線、數(shù)據(jù)總線、控制總線、片上I/O接口電路及輔助電路〔如時鐘、復位電路等〕。嵌入式處理器可以分為3類：嵌入式微處理器、嵌入式微控制器、嵌入式DSP〔DigitalSignalProcessor，數(shù)字信號處理器〕，嵌入式微處理器分類〔1〕嵌入式微控制器嵌入式微控制器的典型代表是單片機，這種８位的電子器件目前在嵌入式設備中仍然有著極其廣泛的應用。單片機芯片內部集成ROM、RAM、總線、總線邏輯、定時/計數(shù)器、看門狗、I/O、串行口、脈寬調制(PWM)輸出、A/D、D/A、FlashR0M、EEPROM等各種必要功能和外設?！?〕嵌入式微控制器微控制器的最大特點是單片化，體積大大減小，從而使功耗和本錢下降、可靠性提高。微控制器是目前嵌入式系統(tǒng)工業(yè)的主流。微控制器的片上外設資源一般比較豐富，適合于控制，因此稱為微控制器?！?〕嵌入式DSP處理器DSP處理器是專門用于信號處理方面的處理器，其在系統(tǒng)結構和指令算法方面進行了特殊設計，在數(shù)字濾波、FFT、頻譜分析等各種儀器上DSP獲得了大規(guī)模的應用。DSP的理論算法在70年代就已經出現(xiàn)，但是由于專門的DSP處理器還未出現(xiàn)，所以這種理論算法只能通過MPU等由分立元件實現(xiàn)。1982年世界上誕生了首枚DSP芯片。在語音合成和編碼解碼器中得到了廣泛應用。DSP的運算速度進一步提高，應用領域也從上述范圍擴大到了通信和計算機方面。目前最為廣泛應用的嵌入式DSP處理器是TI的TMS320C2000/C5000系列，另外如Intel的MCS-296和Siemens的TriCore也有各自的應用范圍。2、嵌入式系統(tǒng)中的存儲設備〔1〕RAM、SRAM、DRAMRAM即是我們通常所說的內存。RAM又可分為SRAM〔靜態(tài)存儲器〕和DRAM〔動態(tài)存儲器〕?！?〕FlashFlash是一種非易失閃存，它具有和ROM一樣掉電后數(shù)據(jù)不會喪失的特性。Flash是目前嵌入式系統(tǒng)中廣泛采用的主流存儲器，它的主要特點是按整體/扇區(qū)擦除和按字節(jié)編程，具有低功耗、高密度、小體積等優(yōu)點。Flash分為

NORFlash、NANDFlash兩種。

NORFlash的特點是在芯片內執(zhí)行，可以直接讀取芯片內儲存的數(shù)據(jù)，因而速度比較快。應用程序直接在Flash內運行，不必把代碼讀到系統(tǒng)RAM中運行。NANDFlash不能直接在Flash內運行應用程序，需要將數(shù)據(jù)復制到RAM中運行。NANDFlash的特點是容量大。3、JTAG接口JTAG〔JointTestActionGroup，聯(lián)合測試行動小組〕是一種國際標準測試協(xié)議〔IEEE1149.1兼容〕，主要用于芯片內部測試。我們經常用簡易JTAG接口直接燒寫嵌入式系統(tǒng)Flash存儲器。這種燒寫方式是通過一根并口電纜和一塊信號轉換集成電路板以建立PC機與開發(fā)板之間的通信。2.3ARM微處理器體系2.3.1ARM公司及ARM體系結構1、ARM公司簡介ARM〔AdvancedRISCMachines〕，既可以認為是一個公司的名字，也可以認為是對一類微處理器的通稱，還可以認為是一種技術的名字。ARM公司是專門從事基于RISC技術芯片設計開發(fā)的公司，作為知識產權供給商，本身不直接從事芯片生產，靠轉讓設計許可，由合作公司生產各具特色的芯。2、ARM微處理器體系－ARM7系列－ARM9系列－ARM9E系列－ARM10E系列－SecurCore系列－Inter的Xscale－Inter的StrongARM3、哈佛總線體系結構

圖2.8馮·諾依曼結構

圖2.9哈佛結構4、ARM微處理器的特點〔1〕體積小、低功耗、低本錢、高性能；〔2〕支持Thumb(16位)/ARM(32位)雙指令集，能很好的兼容8/16位器件；〔3〕大量使用存放器，指令執(zhí)行速度更快；〔4〕大多數(shù)數(shù)據(jù)操作都在存放器中完成；〔5〕尋址方式靈活簡單，執(zhí)行效率高；〔6〕指令長度固定。2.4微處理器的結構2.4.1

RISC體系結構

和ARM設計思想1、RISC體系結構在CISC指令集的各種指令中，其使用頻率卻相差懸殊，大約有20％的指令被反復使用，占整個程序代碼的80％。而余下的80％的指令卻不經常使用，在程序設計中只占20％。RISC結構優(yōu)先選取使用頻率最高的簡單指令，防止復雜指令；將指令長度固定，指令格式和尋址方式種類減少；以控制邏輯為主。2、ARM設計思想1、ARM微處理器被設計成較小的核，降低功耗，延長電源的使用時間。2、存儲量有限，這就要求嵌入式系統(tǒng)需要使用高密度代碼。3、嵌入式系統(tǒng)對本錢敏感，一般選用速度不高，本錢較低的存儲器，以降低系統(tǒng)本錢。4、ARM內核不是一個純粹的RISC體系結構，這是為使它能夠更好地適應其嵌入式的應用領域。對嵌入式系統(tǒng)的應用工程來說，系統(tǒng)的關鍵并不單純在于微處理器的速度，而在于系統(tǒng)性能、功耗和本錢。2.4.2ARM9微處理器結構的最小系統(tǒng)設計1、什么是最小系統(tǒng)嵌入式微處理器芯片自己是不能獨立工作的，需要一些必要的外圍元器件給它提供根本的工作條件。一個ARM最小系統(tǒng)一般包括：〔1〕ARM微處理器芯片，〔2〕電源電路、復位電路，晶振電路，