計算機組成原理實驗報告存儲器

PAGEPAGE3計算機硬件實驗室實驗報告課程名稱：姓名徐驍學號33班級0920542成績設備名稱及軟件環(huán)境計算機、Proteus仿真軟件、模型機仿真軟件實驗名稱存儲器原理實驗日期實驗內(nèi)容總線系統(tǒng)驗證存儲器的存儲功能二．理論分析或算法分析實驗用的半導體靜態(tài)存儲器電路原理如圖所示。實驗中的靜態(tài)存儲器由一片6116（2KX8）構(gòu)成，其數(shù)據(jù)線接至數(shù)據(jù)總線，地址由地址鎖存器（74LS273）給出。地址燈L101-L108與地址總線相連，顯示地址內(nèi)容，INPUT單元的數(shù)據(jù)開關經(jīng)一三態(tài)門（74LS245）連至數(shù)據(jù)總線，分時給出地址和數(shù)據(jù)。地址總線為八位，接入6116的地址A7-A0，將6116的高三位A8-A10接地，所以其實際容量為256字節(jié)，6116有三個控制線：CE（片選線）、OE（讀線）、WE（寫線），本實驗中將OE常接地，在此情況，當CE=0、WE=0時進行寫操作，CE=0、WE=1時進行讀操作，其寫時間與T3脈沖寬度一致。將T3脈沖接至實驗板上時序電路模板的TS3相應插針中，其它電平控制信號由“SWITCH”單元的二進制開關給出，其中SW_G為低電平有效，LDAR為高電平有效實現(xiàn)方法（含實現(xiàn)思路、程序流程圖、實驗電路圖和源程序列表等）形成時鐘脈沖信號T3：將SIGNALUNIT中的CLOCK和CK，TS3和T3用排線相連。將SIGNALUNIT中的兩個二進制開關“SP03”設置為“RUN”狀態(tài)、“SP04”設置為“RUN”狀態(tài)。按如圖所示連接實驗線路，接通電源。給存儲器的00、01、02、03、04地址單元中分別寫入數(shù)據(jù)11、22、33、44、55。首先使各個控制電平的初始狀態(tài)為：SW_G=1，CE=1，WE=1，LDAR=0，CLR=l→0→1，并將CONTROLUNIT的開關SP05打在“NORM”狀態(tài)。然后控制電平變化要按照從上到下的順序來進行，其中T3的正脈沖是通過按動一次CONTROLUNIT的觸動開關START來產(chǎn)生的，而WE的負脈沖則是通過讓SWITCH單元的WE開關做l→0→1變化來產(chǎn)生的。4、依次讀出第00、01、02、03、04號單元中的內(nèi)容，在DATABUS單元的指示燈上進行顯示，觀察上述各單元中的內(nèi)容是否與前面寫入的一致。四．實驗結(jié)果分析（含執(zhí)行結(jié)果驗證、輸出顯示信息、圖形、調(diào)試過程中所遇的問題及處理方法等）五．結(jié)論按照實驗要求連接器材設備元件，按照給定步驟進行實驗操作。通過向靜態(tài)RAM中寫入數(shù)據(jù)并讀出數(shù)據(jù)，在INPUT單元輸入數(shù)并存入地址寄存器，再向相應的地址單元存入數(shù)，驗證讀出數(shù)據(jù)時，只需再INPUT單元輸入想要讀出單元的地址，再通過片選端CE讀出存儲單元內(nèi)的數(shù)據(jù)，其