直接數(shù)字頻率合成器的實現(xiàn)設計方案_第1頁
直接數(shù)字頻率合成器的實現(xiàn)設計方案_第2頁
直接數(shù)字頻率合成器的實現(xiàn)設計方案_第3頁
全文預覽已結束

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

直接數(shù)字頻率合成器的實現(xiàn)設計方案隨著微電子技術的迅速發(fā)展,直接數(shù)字頻率合成器(DirectDigitalFrequencySynthesis簡稱DDS或DDFS)得到了飛速的發(fā)展,它以有別于其它頻率合成方法的優(yōu)越性能和特點成為現(xiàn)代頻率合成技術中的姣姣者。具體體現(xiàn)在相對帶寬寬、頻率轉換時間短、頻率分辨率高、輸出相位連續(xù)、可產生寬帶正交信號及其他多種調制信號、可編程和全數(shù)字化、控制靈活方便等方面,并具有極高的性價比。1DDS基本原理及性能特點DDS的基本大批量是利用采樣定量,通過查表法產生波形。DDS的結構有很多種,其基本的電路相位累加器由N位加法器與N位累加寄存器級聯(lián)構成。每來一個時鐘脈沖fs,加法器將控制字k與累加寄存器輸出的累加相位數(shù)據相加,把相加后的結果送到累加寄存器的數(shù)據輸入端,以使加法器在下一個時鐘脈沖的作用下繼續(xù)與頻率控制字相加。這樣,相位累加器在時鐘作用下,不斷對頻率控制字進行線性相位加累加。由此可以看出,相位累加器在每一個中輸入時,把頻率控制字累加一次,相位累加器輸出的數(shù)據就是合成信號的相位,相位累加器的出頻率就是DDS輸出的信號頻率。用相位累加器輸出的數(shù)據作為波形存儲器(ROM)的相位取樣地址。這樣就可把存儲在波形存儲器內的波形抽樣值(二進制編碼)經查找表查出,完成相位到幅值轉換。波形存儲器的輸出送到D/A轉換器,D/A轉換器將數(shù)字量形式的波形幅值轉換成所要求合成頻率的模擬量形式信號。低通濾波器用于濾除不需要的取樣分量,以便輸出頻譜純凈的正弦波信號。DDS在相對帶寬、頻率轉換時間、高分頭放力、相位連續(xù)性、正交輸出以及集成化等一系列性能指標方面遠遠超過了傳統(tǒng)頻率合成技術所能達到的水平,為系統(tǒng)提供了優(yōu)于模擬信號源的性能。(1)輸出頻率相對帶寬較寬輸出頻率帶寬為50%fs(理論值)。但考慮到低通濾波器的特性和設計難度以及對輸出信號雜散的抑制,實際的輸出頻率帶寬仍能達到40%fs。(2)頻率轉換時間短DDS是一個開環(huán)系統(tǒng),無任何反饋環(huán)節(jié),這種結構使得DDS的頻率轉換時間極短。事實上,在DDS的頻率控制字改變之后,需經過一個時鐘周期之后按照新的相位增量累加,才能實現(xiàn)頻率的轉換。因此,頻率時間等于頻率控制字的傳輸,也就是一個時鐘周期的時間。時鐘頻率越高,轉換時間越短。DDS的頻率轉換時間可達納秒數(shù)量級,比使用其它的頻率合成方法都要短數(shù)個數(shù)量級。(3)頻率分辨率極高若時鐘fs的頻率不變,DDS的頻率分辨率就是則相位累加器的位數(shù)N決定。只要增加相位累加器的位數(shù)N即可獲得任意小的頻率分辨率。目前,大多數(shù)DDS的分辨率在1Hz數(shù)量級,許多小于1mHz甚至更小。(4)相位變化連續(xù)改變DDS輸出頻率,實際上改變的每一個時鐘周期的相位增量,相位函數(shù)的曲線是連續(xù)的,只是在改變頻率的瞬間其頻率發(fā)生了突變,因而保持了信號相位的連續(xù)性。(5)輸出波形的靈活性只要在DDS內部加上相應控制如調頻控制FM、調相控制PM和調幅控制AM,即可以方便靈活地實現(xiàn)調頻、調相和調幅功能,產生FSK、PSK、ASK和MSK等信號。另外,只要在DDS的波形存儲器存放不同波形數(shù)據,就可以實現(xiàn)各種波形輸出,如三角波、鋸齒波和矩形波甚至是任意的波形。當DDS的波形存儲器分別存放正弦和余弦函數(shù)表時,既可得到正交的兩路輸出。(6)其他優(yōu)點由于DDS中幾乎所有部件都屬于數(shù)字電路,易于集成,功耗低、體積小、重量輕、可靠性高,且易于程控,使用相當靈活,因此性價比極高。DDS也有局限性,主要表現(xiàn)在:(1)輸出頻帶范圍有限由于DDS內部DAC和波形存儲器(ROM)的工作速度限制,使得DDS輸出的最高頻有限。目前市場上采用CMOS、TTL、ECL工藝制作的DDS工習片,工作頻率一般在幾十MHz至400MHz左右。采用GaAs工藝的DDS芯片工作頻率可達2GHz左右。(2)輸出雜散大由于DDS采用全數(shù)字結構,不可避免地引入了雜散。其來源主要有三個:相位累加器相位舍位誤差造成的雜散;幅度量化誤差(由存儲器有限字長引起)造成的雜散和DAC非理想特性造成的雜散。2實現(xiàn)DDS的三種技術方案2.1采用高性能DDS單片電路的解決方案隨著微電子技術的飛速發(fā)展,目前高超性能優(yōu)良的DDS產品不斷推出,主要有Qualcomm、AD、Sciteg和Stanford等公司單片電路(monolithic)。Qualcomm公司推出了DDS系列Q2220、Q2230、Q2334、Q2240、Q2368,其中Q2368的時鐘頻率為130MHz,分辨率為0.03Hz,雜散控制為-76dBc,變頻時間為0.1μs;美國AD公司也相繼推出了他們的DDS系列:AD9850、AD9851、可以實現(xiàn)線性調頻的AD9852、兩路正交輸出的AD9854以及以DDS為核心的QPSK調制器AD9853、數(shù)字上變頻器AD9856和AD9857.AD公司的DDS系列產品以其較高的性能價格比,目前取得了極為廣泛的應用。AD公司的常用DDS芯片選用列表見表1.下面僅對比較常用的AD9850芯片作一簡單介紹。表1AD公司的常用DDS芯片選用列表型號

最大工作(MHz)

工作電壓(V)

最大功耗(mw)

AD9832

25

3.3/5

120

小型封裝,串行輸入,內置D/A轉換器。

AD9831

25

3.3/5

120

低電壓,經濟,內置D/A轉換器。

AD9833

25

2.5~5.5

20

10個管腳的uSOIC封裝。

AD9834

50

2.5~5.5

25

20個管腳的TSSOP封裝并內置比較器。

AD9835

50

5

200

經濟,小型封裝,串行輸入,內置D/A轉換器。

AD9830

50

5

300

經濟,并行輸入,內置D/A轉換器。

AD9850

125

3.3/5

480

內置比較器和D/A轉換器。

AD9853

165

3.3/5

1150

可編程數(shù)字QPSK/16-QAM調制器。

AD9851

180

3/3.3/5

650

內置比較器、D/A轉換器和時鐘6倍頻器。

AD9852

300

3.3

1200

內置12位的D/A轉換器、高速比較器、線性調頻和可編程參考時鐘倍頻器。

AD9854

300

3.3

1200

內置12位兩路正交D/A轉換器、高速比較器和可編程參考時鐘倍頻器。

AD9858

1000

3.3

2000

內置10位的D/A轉換器、150MHz相頻檢測器、充電汞和2GHz混頻器。AD9850是AD公司采用先進的DDS技術1996年推出的高集成度DDS頻率合成器,它內部包括可編程DDS系統(tǒng)、高性能DAC及高速比較器,能實現(xiàn)全數(shù)字編程控制的頻率合成器和時鐘發(fā)生器。接上精密時鐘源,AD9850可產生一個頻譜純凈、頻率和相位都可編程控制的模擬正弦波輸出。此正弦波可直接用作頻率信號源或轉換成方波用作時鐘輸出。AD9850接口控制簡單,可以用8位并行口或串行口經、相位等控制數(shù)據。32位頻率控制字,在125MHz時鐘下,輸出頻率分產率達0.029Hz。先進的CMOS工藝使AD9850不僅性能指標一流,而且功耗少,在3.3V供電時,功耗僅為155mW。擴展工業(yè)級溫度范圍為-40~+85攝

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論