數(shù)字電路 第二章門電路

2.1

半導體二極管、三極管和MOS管的開關特性第二章門電路2.2

分立元器件門電路2.4TTL集成門電路概述2.3CMOS集成門電路用以實現(xiàn)邏輯運算的單元電路統(tǒng)稱為門電路。一、獲得高低電平的基本原理二、

正邏輯與負邏輯概述邏輯狀態(tài)：低電平(L)、高電平(H)分別用0、1表示。正邏輯：L=0,H=1；負邏輯：H=0,L=1。2.1

半導體二極管、三極管和MOS管的開關特性一、理想開關的開關特性：

1.靜態(tài)特性

2.動態(tài)特性二、半導體二極管的開關特性

1.靜態(tài)特性：半導體二極管的結構示意圖、符號和伏安特性一、二極管等效模型(b)為理想二極管+恒壓源模型(c)為理想二極管模型二、二極管開關電路二極管具有單向導電性：正向偏置(P極接電源正極,N極接電源負極)時導通;反向偏置時截止。一般硅二極管兩端的正向電壓≥0.7V時才導通。二極管導通后具有箝位作用。（1）.二極管的結構和符號二極管的符號正極負極

正極引線二氧化硅保護層P型區(qū)負極引線面接觸型二極管N型硅PN結點接觸型二極管

正極引線觸絲N型鍺支架外殼負極引線PN結第2章2.1600400200–0.1–0.200.40.8–50–100I/mAU/V正向特性反向擊穿特性硅管的伏安特性（2）.二極管的伏安特性反向特性死區(qū)第2章2.1硅管:UON=0.5~0.7V鍺管:UON=0.2~0.3V開啟電壓UON導通電壓硅管:UON=0.7V鍺管:UON=0.2V2.二極管動態(tài)特性TreTre為反向恢復時間，是反向電流衰減到峰值的1/10所經過的時間。tre數(shù)值很小，約幾納秒。1.NPN型三極管集電區(qū)集電結基區(qū)發(fā)射結發(fā)射區(qū)NN集電極c基極b發(fā)射極ePecb符號第2章2.1（1）三極管的結構分類及符號1.靜態(tài)特性：三、半導體三極管的開關特性

集電區(qū)集電結基區(qū)發(fā)射結發(fā)射區(qū)N集電極c發(fā)射極e基極bNPPN2.PNP型三極管第2章2.1

cbe符號IBUBE0UCE

≥

1V（2）三極管的輸入特性IB

=f(UBE)UCE=常數(shù)第2章2.1IB=

常數(shù)IC

=f

(UCE)3.三極管的輸出特性第2章2.1IB

=40μAIB

=60μAUCE

0IC

IB增加IB

減小IB

=20μA飽和區(qū)IB

=0截止區(qū)放大區(qū)放大區(qū)：iC=·iB飽和區(qū)：UCES

0.3V截止區(qū)：IcEo≤1μAECB符號(1)

vIUONT處于截止區(qū)

iB=0,iC=0,UO=VOH=VCC(2)

vI

>VONT進入放大區(qū)。1.雙極型三極管的基本開關電路(3)

vI大到一定程度，T進入飽和區(qū)。則UO=VOL≈0V低電平“0”高電平“1”三極管相當于一個受VI控制的開關2.雙極型三極管開關等效電路截止時相當c、e間開關斷開；飽和時相當c、e間開關閉合。3.雙極型三極管動態(tài)開關特性由于三級管b-e間、c-e間結電容效應，存在滯后現(xiàn)象。四、場效應管及CMOS門電路第2章

2.1一、金屬、氧化物、絕緣刪型場效應管(MOS管)NMOSSiO2NMOS管結構示意圖P型硅襯底PN結襯底引線BN+N+SGDUDSID

=0

D與S之間是兩個PN結（背靠背）反向串聯(lián)，無論D與S之間加什么極性的電壓，漏極電流均接近于零。2.工作原理(1)UGS=0第2章

2.1P型硅襯底N++BSGD。PN結ID=0(2)0<UGS

<UGS(th)由柵極指向襯底方向的電場排斥空穴，在P型硅襯底的上表面留下不能移動的負離子，形成耗盡層。仍然沒有漏極電流。UGSN+N+UDS第2章

2.1P型硅襯底N++BSGD。UDS耗盡層ID柵極下P型半導體中的少子電子被吸引到襯底表面，形成N型導電溝道（感生溝道）。UGS越高反型感生溝道愈厚。當D、S間加上正向電壓后可產生漏極電流ID。(3)UGS>UGS(th)N型導電溝道N+N+UGS第2章

2.1P型硅襯底N++BSGD。UDS耗盡層IDN型導電溝道N+N+UGS（1）漏極電流ID將隨UDS增加而增大。當UGS

UGS(th)后:ID（2）溝道存在電位梯度,厚度不均,近S區(qū)厚,近D區(qū)薄。UGD=UGS-UDS<UGS（3）當UDS增大到一定數(shù)值(UGD=UGS-UDS=UGS(th))時,溝道近漏端被夾斷。（4）預夾斷后,UDS再增加溝道近漏端將產生夾斷區(qū)。（5）溝道夾斷后,UDS再增加,ID基本不變(進入飽和恒流區(qū))。4321051015UGS

=5V6V4V3V2VID/mAUDS=10V(增強型

NMOS

管的特性曲線)

0123恒流區(qū)

iD取決于UGS(放大)可變電阻區(qū)RON246UGS

/

V3.特性曲線UGs(th)輸出特性轉移特性UDS/VID/mA截止區(qū)UGS<UGS(th),ID=0第2章

2.1RON近似反比于UGSN型硅襯底N++BSGD。耗盡層PMOS管結構示意圖P溝道

P溝道絕緣柵場效應管（PMOS）PMOS管與NMOS管互為對偶關系，使用時UGS

、UDS的極性也與NMOS管相反。P+P+UGSUDSIDSGDB符號第2章

2.1二、MOS三極管的開關特性VDDRDRGvIvoDSG(1)vI=UGS<UGS(th),T截止，

vo≈VDD,(開關斷開)(2)vI

>UGS(th),恒流區(qū),放大

(3)vI

再增加，Ron下降,當RD>>Ron，VOL≈0,(開關閉合)

1.

MOS三極管的基本開關電路第2章

2.12.MOS三極管開關等效電路CI代表刪極輸入電容,存在動態(tài)滯后現(xiàn)象。第2章

2.1第2章

2.13.三極管、MOS管的比較CBNPN

+

++EDBSGN溝道(增強型)

++

+SGDBP溝道(增強型)

--

-電流控制電流源電壓控制電流源

CBEPNP

---一、二極管與門

+5vABCDADBDC設uA=0，

uB=uC=3.6V則

DA導通uY=0.7V

Y=0uY=0.7VYDB、DC截止2.2分立元器件門電路R第2章

2.2設二極管正向導通壓降為0.7伏

+5vABCDADBDC設

uA=uB=uC=0DA、DB、DC都導通Y=0uY=0.7VYuY=0.7VR第2章

2.2設uA=uB=uC=3.6V

uY=4.3V

Y=1

+5vABCDADBDCuY=4.3VYDA、DB、DC都導通R第2章

2.2

+5vABCDADBDCY由以上分析可知：只有當A、B、C全為高電平時，輸出端才為高電平。正好符合與門的邏輯關系。Y=ABCABCY&R第2章

2.2設

uA=3.6V，uB=uC=0V

則DA導通

uY=3.6–0.7=2.9V

DB、DC截止，

Y=1DA

–12vYABCDBDCuY=2.9V二、二極管或門R第2章

2.2DA

–12vYABCDBDC設uA=uB=uC=3.6VDA

、DB、DC都導通uY=2.9VuY=2.9VY=1R第2章

2.2DA

–5vYABCDBDC設uA=uB=uC=0V

DA、DB、DC都導通uY=–0.7VuY=–0.7V

Y=0R第2章

2.2DA

–5vYABCDBDCY=A+B+C由以上分析可知：只有當A、B、C全為低電平時，輸出端才為低電平。正好符合或門的邏輯關系。R第2章

2.2YABC>1三、

非門電路設uA=3.6V，T飽和導通?+5VRcT–12VRBRAAYuY=0.3VuY=0.3VY=0第2章

2.2設uA=0V，

T截止，A1YY=A?+5VRcT–12VRBRkAY?UY

5V，Y=1由以上分析可知：當A為低電平時，輸出端為高電平。當A為高電平時，輸出端為低電平。正好符合非門的邏輯關系。第2章

2.21.CMOS反相器AYTP+VDDTN2.3CMOS門電路(互補MOS)

當A為高電平時，TN導通TP截止，輸出Y為低電平。當A為低電平時，TP導通TN截止，輸出Y為高電平。第2章

2.3第2章

2.32.CMOS反相器的傳輸特性AYTP+VDDTNT1和T2參數(shù)對稱時,閾值電壓VTH=1/2VDD接近理想的開關特性ABTP1TP2TN1TN2+VDDY3.CMOS與非門TP1

與TP2并聯(lián)，TN1

與TN2串聯(lián)；當AB都是高電平時TN1

與TN2同時導通TP1

與TP2同時截止；輸出Y為低電平。當AB中有一個是低電平時，TN1

與TN2中有一個截止，TP1

與TP2中有一個導通，輸出Y為高電平。第2章

2.34.CMOS或非門BTP1TP2TN1TN2+VDDAY當AB中有一個是高電平，TN1

與TN2中有一個導通，TP1

與TP2中有一個截止，輸出Y為低電平。當AB都是低電平時，TN1

與TN2同時截止，TP1

與TP2同時導通；輸出Y為高電平。第2章

2.3第2章

2.3Y=A+B=A?B?帶緩沖器的CMOS與非門如此解決了輸出電阻受輸入狀態(tài)的影響，輸出高、低電平受輸入端數(shù)目影響的問題。ABTP1TP2TN1TN2+VDDY第2章

2.3?帶緩沖器的CMOS或非門Y=A?B=A+B5.漏極開路門(OD門)第2章

2.3作用與TTL電路的OC門類似輸出緩沖/驅動器為漏極開路結構Y=A?B=A?B6.CMOS傳輸門和雙向模擬開關

第2章

2.3T1(NMOS）T2（PMOS）結構對稱。C、C為控制端VI在0~VDD范圍內變化時，T1、T2至少有一個導通，可實現(xiàn)信號的雙向傳輸。第2章

2.3?CMOS雙向模擬開關

由CMOS傳輸門和反相器構成用以傳送連續(xù)變化的模擬信號。（一般邏輯門無法實現(xiàn)）

7.CMOS三態(tài)非門T'PTNT'N+VDDAYTPEN1控制端EN低電平有效。當EN=0時，T'NT'P同時導通，非門正常工作，Y=A；當EN=1時，T'NT'P同時截止，輸出端呈高阻狀態(tài)。結構簡單，有多種形式，使用與TTL三態(tài)門類似。

第2章

2.3第2章

2.3?CMOS門輸入負載特性無論RI阻值多大,vI=0vo=1

vOvIRI1注意

:CMOS門不用的輸入端不能懸空!CMOS門（與TTL門不同）第2章

2.3?CMOS電路的正確使用

使用中主要防止靜電電壓造成的損害。1.儲存和運輸采用金屬屏蔽包裝材料。2.組裝、調試時，工作臺、儀表、工具應有良好接地。3.不用的輸入端不能懸空，應接合適的電平。一、TTL非門的電路結構及工作原理2.4TTL集成門電路1.電路結構第2章2.5

vB1=1Vvo=3.6V設vI=0.3V

則

vB1=0.3+0.7=1VT2、T5

截止

T4、D2導通vo=5–Vbe4–VD2=5–0.7–0.7=3.6V第2章2.5

vC2

5VY=1(高電平）第2章2.5

vB1=2.1Vvo=0.3VvC2=1V設vI=3.6V，T2,T5導通，三個PN結的箝位作用使vB1=2.1V，T1發(fā)射結反偏。vC2=vCE2+vBE5=0.3+0.7=1V，不足以使T4、D2同時導通,T5導通，T4

、D2截止，

vo=0.3V,Y=0低電平由以上分析可知：當輸入端A為高電平時，輸出端Y為低電平。當輸入端A為低電平，輸出端就為高電平,

正好符合非門的邏輯關系。第2章

2.5Y=AA1Y第2章

2.5掌握：輸入、輸出兩頭管子的工作狀態(tài)。

即：

vI=“0”時：（入端）T1飽和導通，（出端）T5截止、T4導通。vo=“1”

vI=“1”時：（入端）T1倒置，（出端）T5導通、T4截止。vo=“0”2.電壓傳輸特性第2章

2.5AB段VI0.6VBC段0.7VVI1.3VCD段轉折區(qū)閾值電壓VTH=1.4V3.輸入噪聲容限第2章

2.5指保證輸出高、低電平基本不變的條件下,輸入電平的允許波動范圍。2.4V0.4V0.8V2.0V開門電平:VON=VIH(min)關門電平:VOFF=VIL(max)74系列標稱參數(shù)如圖。輸入高電平噪聲容限：VNH=VOH(min)-VIH(min)輸入低電平噪聲容限：VNL=VIL(max)-VOL(max)1.輸入特性二、TTL反相器的靜態(tài)輸入特性和輸出特性IISVTHIIS：輸入短路電流。VTH：閾值電壓(1.4V)。IILIIH(1)高電平輸出特性2.輸出特性第2章

2.5（帶拉電流負載）負載電流iL大時VOH下降第2章

2.5(2)低電平輸出特性（帶灌電流負載）負載電流iL大時VOL增大第2章

2.5?

門電路的扇出系數(shù)門電路的扇出系數(shù)指門電路可以驅動同類型門的數(shù)目，這個數(shù)目越大說明門電路帶負載能力越強。第2章

2.5?

門電路的扇出系數(shù)門電路的扇出系數(shù)指門電路可以驅動同類型門的數(shù)目，這個數(shù)目越大說明門電路帶負載能力越強。74系列反相器可以驅動同類型反相器的最大數(shù)目是N=10。67頁[例2.4.1]3.輸入負載特性第2章

2.5開門電阻RON

2K關門電阻ROFF

0.7K1.4VRP和R1分壓,相當加了vI。Rp<<2K,相當于輸入低電平Rp〉2K,相當于輸入高電平三、反相器的動態(tài)特性第2章

2.5傳輸延遲時間可從產品手冊查出TTL門電路存在傳輸延遲時間.第2章

2.5四、其他類型的TTL門電路輸入為多發(fā)射極三極管結構。輸入全為1才相當于輸入高電平；一個或一個以上輸入為0，相當于輸入低電平。

1.其它邏輯功能的門電路

(1)與非門+5VABCT1R1R2T2T3T4T5R3R5R4YT1等效電路+5vA

B

CR1C1B1第2章

2.5*TTL與非門的電路結構及工作原理(了解）+5VABCT1R1R2T2T3T4T5R3R5R4uo

(Y)設uA=0.3V

則

VB1=0.3+0.7=1Vuo=5–ube3–ube4=5–0.7–0.7=3.6VY=1VB1=1Vuo=3.6V?+5vA

B

CR1C1B1T2、T5截止T3、

T4導通第2章

2.5+5VABCT1R1R2T2T3T4T5R3R5R4uo

(Y)設uA=uB=uC=3.6V，輸入端全部是高電平，

VB1升高，足以使T2,T5導通，uo=0.3V,Y=0。且VB1=2.1V，T1發(fā)射結全部反偏。VC2=VCE2+VBE5=0.3+0.7=1V，使T3導通，T4截止。VB1=2.1VVC2=1Vuo=0.3V5vA

B

CR1C1B1第2章

2.5由以上分析可知：當輸入端A、B、C均為高電平時，輸出端Y為低電平。當輸入端A、B、C中只要有一個為低電平，輸出端就為高電平,正好符合與非門的邏輯關系。ABCY&Y=ABC第2章

2.5

TTL與非門組件

TTL與非門組件就是將若干個與非門電路，經過集成電路工藝制作在同一芯片上。&+VCC141312111098

1234