簡(jiǎn)易電子琴的課程設(shè)計(jì)_第1頁(yè)
簡(jiǎn)易電子琴的課程設(shè)計(jì)_第2頁(yè)
簡(jiǎn)易電子琴的課程設(shè)計(jì)_第3頁(yè)
簡(jiǎn)易電子琴的課程設(shè)計(jì)_第4頁(yè)
簡(jiǎn)易電子琴的課程設(shè)計(jì)_第5頁(yè)
已閱讀5頁(yè)，還剩16頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

簡(jiǎn)易電子琴的課程設(shè)計(jì)II作為程序運(yùn)行平臺(tái)，所開(kāi)發(fā)的程序通過(guò)調(diào)試運(yùn)行、波形仿真驗(yàn)證，初步載等工作。典型的EDA工具中必須包含兩個(gè)特殊的軟件包，即綜下載文件，如JED文件。適配所選定的目標(biāo)器件（FPGA/CPLD芯片）必須屬于在綜征和電路的行為方式；然后利用綜合器和適配器將此程序編程能控制FPGA和CPLD公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。(3)VHDL語(yǔ)句的行為描述能力和程序結(jié)構(gòu)決定了他具有3.1設(shè)計(jì)規(guī)劃3.2各模塊的原理及其程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYAUTOISCLK2:BUFFERSTD_LOGIC;PULSE0:PROCESS(CLK,ABEGINENDIF;ENDIF;ELSEENDIF;ENDIF; 3 3 3 3 5 5 5 6 8 8 8 3 2 2 1 1 5 5 4 4 4 3 2 2 5 5 4 4 3 3 2 2ENDIF;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYTONEISBEGINBEGINCASEINDEXISLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;SIGNALPRECLK:STD_LOGIC;SIGNALFULLSPKS:STD_LOGIC;BEGINENDIF;ENDIF;VHDL源程序(DIANZIQI

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論