數(shù)字電子技術(shù)門電路

門電路：用以實(shí)現(xiàn)邏輯關(guān)系的電子電路門電路分立元件門電路集成門電路雙極型集成門單極型集成門SRV圖3-1-1

理想開關(guān)＋－理想開關(guān)的特性：

(1)開關(guān)S斷開時(shí)，通過開關(guān)的電流i=0，這時(shí)開關(guān)兩端點(diǎn)間呈現(xiàn)的電阻為無窮大。

(2)開關(guān)S閉合時(shí)，開關(guān)兩端的電壓v=0，這時(shí)開關(guān)兩端點(diǎn)間呈現(xiàn)的電阻為零。

(3)開關(guān)S的接通或斷開動(dòng)作瞬間完成。

(4)上述開關(guān)特性不受其他因素（如溫度等）的影響。3.1

晶體管的開關(guān)特性3.1.1晶體二極管開關(guān)特性3.1.2晶體三極管開關(guān)特性當(dāng)外加正向電壓時(shí)，正向電流隨電壓的增加按指數(shù)規(guī)律增加。圖中Vth稱為正向開啟電壓或門限電壓，也稱為閾值電壓。iDvDVthISO圖3-1-2

二極管伏安特性(a)二極管電路表示(b)二極管伏安特性iD＋－vD

穩(wěn)態(tài)開關(guān)特性：電路處于相對穩(wěn)定的狀態(tài)下晶體管所呈現(xiàn)的開關(guān)特性。二極管的伏安特性方程為：iDvDOiDvDVthO圖3-1-2

二極管伏安特性(c)理想二極管開關(guān)特性(d)二極管特性折線簡化當(dāng)二極管作為開關(guān)使用時(shí)，可將其伏安特性折線化。當(dāng)正向偏置時(shí)，二極管導(dǎo)通，壓降為Vth值，相當(dāng)于開關(guān)閉合；當(dāng)反向偏置時(shí)，二極管截止，流過的電流為反向飽和電流，非常小，相當(dāng)于開關(guān)斷開。

結(jié)論：在穩(wěn)態(tài)情況下，二極管開關(guān)特性與理想開關(guān)存在一定差異。主要表現(xiàn)為，正向?qū)〞r(shí)，相當(dāng)于開關(guān)閉合，但兩端仍有電位降落；反向截止時(shí)，相當(dāng)于開關(guān)斷開，存在反向電流。此外，二極管的Vth和IS都與溫度有關(guān)。通常硅二極管的Vth值取0.7V，鍺二極管取0.3V。RC＋－vI＋－vOVCCRBT圖3-1-11

基本單管共射電路3.1.2晶體三極管開關(guān)特性在脈沖與數(shù)字電路中，在大幅度信號作用下，晶體管交替工作于截止區(qū)與飽和區(qū)，作為開關(guān)元件使用。１．三極管穩(wěn)態(tài)開關(guān)特性如圖3-1-11所示基本單管共射電路。傳輸特性是指電路的輸出電壓與輸入電壓的函數(shù)關(guān)系。基本單管共射電路的傳輸特性曲線大體上分為三個(gè)區(qū)域：截止區(qū)、放大區(qū)和飽和區(qū)。圖3-1-12

單管共射電路傳輸特性vI/VvO/V10500.511.5截止放大飽和

當(dāng)vI<Vth時(shí)，工作于截止區(qū)。發(fā)射結(jié)和集電結(jié)均為反向偏置，即vB<vE，vB<vC。此時(shí)iB≈0，iC≈0，vO≈VCC。晶體管相當(dāng)于開關(guān)斷開。

當(dāng)vI大于某一數(shù)值（圖中約為1V）時(shí)，工作于飽和區(qū)。發(fā)射結(jié)和集電結(jié)均為正偏，即vB>vE，vB>vC。且iB滿足：iB>IBS=(VCC－VCE(sat))/βRC此時(shí)，vO=VCE(sat)≈0；iC=(VCC－VCE(sat))/RC≈VCC/RC。晶體管C、E之間相當(dāng)于開關(guān)閉合。3.2

TTL集成邏輯門R6AVCCT4T3DR4T2R5R3T1BCR1R2●●Y圖3-2-1

DTL與非門早期的雙極型集成邏輯門采用的是二極管－三極管（DTL）形式。由于速度較低，發(fā)展成晶體管－晶體管電路（TTL）形式。目前國產(chǎn)的TTL集成電路有：

CT54/74系列（標(biāo)準(zhǔn)通用系列）；

CT54H/74H系列（高速系列）；

CT54S/74S系列（肖特基系列）；

CT54LS/74LS系列（低功耗肖特基系列）；R4VCCT4T3D4R2T2R3T1AR1Y圖3-2-2

CT54/74系列非門3.2.1晶體管－晶體管邏輯門電路（TTL）

TTL非門由三部分組成：晶體管T1和電阻R1構(gòu)成電路的輸入級；T2和電阻R2、R3組成中間級，從T2的集電結(jié)和發(fā)射極同時(shí)輸出兩個(gè)相位相反的信號，作為T3和T4輸出級的驅(qū)動(dòng)信號；T3、D4、T4和R4構(gòu)成推拉式的輸出級。１．基本工作情況R4VCCT4T3D4R2T2R3T1AR1Y圖3-2-2

CT54/74系列非門當(dāng)輸入信號A為低電平(0.3V)時(shí)，T1的基極電位約為1V，因此T2和T4均不會(huì)導(dǎo)通。VCC經(jīng)R2驅(qū)動(dòng)T3和D4，使之處于導(dǎo)通狀態(tài)。因此輸出電壓vO為：由于基流iB3很小，可忽略不計(jì)，則即輸出為高電平，稱電路處于關(guān)態(tài)。R4VCCT4T3D4R2T2R3T1CR1Y圖3-2-2

CT54/74系列非門當(dāng)輸入信號A為高電平(3.6V)時(shí)，T1的基極電位升高，足以使T1集電結(jié)、T2和T4的發(fā)射結(jié)導(dǎo)通。T2的集電結(jié)電位約為1V，不能驅(qū)動(dòng)T3和D4，使之處于截止?fàn)顟B(tài)。輸出電壓為：即輸出為低電平，稱電路

處于開態(tài)。由此可見，電路具有非門的邏輯功能。T1T2T3D4T4輸出高電平（關(guān)態(tài)）飽和截止導(dǎo)通導(dǎo)通截止輸出低電平（開態(tài)）倒置工作飽和截止截止飽和表3-2-1

TTL門電路各晶體管工作狀態(tài)２．推拉輸出電路和多發(fā)射極晶體管的作用

推拉輸出電路的主要作用是提高帶負(fù)載能力。當(dāng)電路處于關(guān)態(tài)時(shí)，輸出級工作于射極輸出狀態(tài)，呈現(xiàn)低阻抗輸出；當(dāng)電路處于開態(tài)時(shí)，T4處于飽和狀態(tài)，輸出電阻也很低。因此在穩(wěn)態(tài)時(shí)，電路均具有較低的輸出阻抗，大大提高了帶負(fù)載能力。

推拉輸出電路和多發(fā)射極晶體管大大提高了電路的開關(guān)速度。一般TTL與非門的平均延遲時(shí)間可以縮短到幾十納秒。vI/V3210123avO/VbcdeVth圖3-2-3

電壓傳輸特性3.2.2

TTL非門的主要外部特性１．電壓傳輸特性

ab段：對應(yīng)vI<0.6V，T1正向飽和導(dǎo)通，T2和T4處于截止?fàn)顟B(tài)，T3和D4導(dǎo)通，輸出高電平(3.6V)。稱為截止區(qū)，電路處于穩(wěn)定的關(guān)態(tài)。

bc段：對應(yīng)vI≈0.7～1.3V，T1正向飽和導(dǎo)通，T2導(dǎo)通，但T4處于截止?fàn)顟B(tài)。隨著輸入電壓的上升，輸出電壓將近似線性下降。所以這一段稱為線性區(qū)。

cd段：對應(yīng)vI>1.4V，T4開始導(dǎo)通。當(dāng)vI增加時(shí)，輸出電壓急劇下降，T3和D4趨向截止，T4趨向飽和，電路狀態(tài)由關(guān)態(tài)轉(zhuǎn)換為開態(tài)。這一段稱為轉(zhuǎn)折區(qū)。vI/V3210123avO/VbcdeVth圖3-2-3

電壓傳輸特性

de段：隨著vI增加，T1進(jìn)入倒置工作狀態(tài)，T3、D4進(jìn)入截止，T4進(jìn)入飽和，輸出低電平近似為0.3V，電路進(jìn)入穩(wěn)定的開態(tài)。這一段稱為飽和區(qū)。

(1)輸出邏輯高電平和輸出邏輯低電平在電壓傳輸特性曲線截止區(qū)的輸出電壓為輸出邏輯高電平VOH，飽和區(qū)的輸出電壓為輸出邏輯低電平VOL。

(2)開門電平(Von)和關(guān)門電平(Voff)允許的輸入低電平的最大值，稱為關(guān)門電平Voff；

允許的輸入高電平的最小值，稱為開門電平Von。一般Voff≥0.8V，Von≤1.8V。

(3)抗干擾能力在集成電路中，經(jīng)常以噪聲容限的數(shù)值來定量地說明門電路的抗干擾能力。當(dāng)輸入為低電平時(shí)，為保證電路處于穩(wěn)定的關(guān)態(tài)，輸入低電平加上瞬態(tài)干擾信號不應(yīng)超過關(guān)門電平Voff。因此允許的干擾容限為VNL=Voff-VIL，稱為低電平噪聲容限。當(dāng)輸入為高電平時(shí)，為保證電路處于穩(wěn)定的開態(tài)，輸入高電平加上瞬態(tài)干擾信號不應(yīng)低于開門電平Von。因此允許的干擾容限為VNH=VIH-Von，稱為高電平噪聲容限。T2R1RiT1iIVCCvI＋－圖3-2-5

輸入端經(jīng)Ri接地的情況vI/V21012iI/mAP圖3-2-6

用圖解法說明Ri影響IISM●

輸入端通過電阻Ri接地的情況：

vI=iIRi，用圖解法分析，如圖3-2-6所示。為了保證電路穩(wěn)定工作在關(guān)態(tài)，必須使vI≤Voff，則設(shè)Voff=0.8V，R1=4kΩ，則Ri≤0.91kΩ。２．TTL非門輸入端負(fù)載特性R4VCCT4T3DR2T2R3R1Y圖3-2-7

Ri對TTL與非門在開態(tài)時(shí)的影響T1iIiB1iB2iB4iR3Ri當(dāng)TTL非門開態(tài)工作時(shí)，T2和T4處于飽和狀態(tài)，vB1被鉗定在2.1V左右，故iB1不隨Ri變化。為保證電路穩(wěn)定工作于開態(tài)，vI=iIRi≥Von，而iI≈iB1－iB2。設(shè)Von=0.8V,iB1≈0.725mA，iB2≈0.172mA，iI≈0.553mA，則Ri≥3.2kΩ。R4AVCCT4T3D4R2T2R3T1BCR1Y圖3-2-2

CT54/74系列與非門●VCCYABCTTL與非門電路BAY圖3-2-15

非門的線與連接圖示電路為兩個(gè)非門的輸出端直接連接的情況。其輸出與輸入間的關(guān)系為兩個(gè)邏輯門輸出端相連，可以實(shí)現(xiàn)兩輸出相與的功能，稱為線與。在用門電路組合各種邏輯電路時(shí)，如果能將輸出端直接并接，有時(shí)能大大簡化電路。前面介紹的推拉式輸出結(jié)構(gòu)的TTL門電路是不能將兩個(gè)門的輸出端直接并接的。3.2.3

集電極開路的TTL非門（OC門）圖3-2-16

兩個(gè)與非門輸出

直接相連接的情況VCCT4T3D4Y1VCCT4T3D4Y2T2VOHVOL如圖3-2-16所示的連接中，如果Y1輸出為高電平，Y2輸出為低電平，由于推拉式輸出級總是呈現(xiàn)低阻抗，因此將會(huì)有一個(gè)很大的負(fù)載電流流過兩個(gè)輸出級，該電流遠(yuǎn)遠(yuǎn)超過正常工作電流，甚至?xí)p壞門電路。為了使TTL門能夠?qū)崿F(xiàn)線與，把輸出級改為集電極開路的結(jié)構(gòu)，簡稱OC門。圖3-2-17

集電極開路的與非門

及其邏輯符號VCCT4YBAT1T2YBA&(a)(b)圖3-2-18表示了n個(gè)OC門并聯(lián)使用的情況，其輸出

OC門電路取消了典型TTL門電路中T3、D4的輸出電路，在使用時(shí)外接一個(gè)電阻RL和外接電源V。只要電阻RL和電源V的數(shù)值選擇恰當(dāng)，就能保證輸出的高、低電平符合要求，輸出三極管T4的負(fù)載電流又不過大。圖3-2-18

n個(gè)OC門并聯(lián)使用YBA&DC&JI&VCCRLn●···VCCT4T3D4T2Y圖3-2-19

三態(tài)門電路及邏輯符號T111DPG1G2ABENENA&BENA&BYY(a)(c)(b)三態(tài)門是在普通門電路基礎(chǔ)上，增加控制端和控制電路構(gòu)成的。若EN為有效電平，三態(tài)門與普通門電路一致；否則，輸出呈現(xiàn)高阻抗?fàn)顟B(tài)，輸入與輸出之間相當(dāng)于斷開。高電平有效低電平有效3.2.4．三態(tài)輸出門（三態(tài)門）圖3-2-20

三態(tài)門接成總線結(jié)構(gòu)B1EN1&A1B2EN2&A2BnENn&An···三態(tài)門實(shí)現(xiàn)總線結(jié)構(gòu)輪流定時(shí)地使各個(gè)EN端為1，可把各門的輸出信號輪流傳送到總線上。圖3-2-21

用三態(tài)門實(shí)現(xiàn)

數(shù)據(jù)雙向傳輸11DODIEN總線DO/DIG1G2三態(tài)門實(shí)現(xiàn)數(shù)據(jù)雙向傳輸門G1和G2為三態(tài)反相器，改變控制端EN的輸入電平，即可控制數(shù)據(jù)的傳輸方向。3.3

CMOS電路3.3.1

CMOS反相器工作原理3.3.2

CMOS傳輸門3.3.3

CMOS邏輯門電路圖3-3-1

CMOS反相器DGSSGDvOVDDTLT0vI3.3.1

CMOS反相器工作原理

CMOS反相器由一個(gè)P溝道增強(qiáng)型MOS管和一個(gè)N溝道增強(qiáng)型MOS管串聯(lián)組成。通常P溝道管作為負(fù)載管，N溝道管作為輸入管。兩個(gè)MOS管的開啟電壓VGS(th)P<0，VGS(th)N>0，通常為了保證正常工作，要求VDD>|VGS(th)P|+VGS(th)N。若輸入vI為低電平(如0V)，則負(fù)載管導(dǎo)通，輸入管截止，輸出電壓接近VDD。若輸入vI為高電平(如VDD)，則輸入管導(dǎo)通，負(fù)載管截止，輸出電壓接近0V。

CMOS反相器具有如下特點(diǎn)：

(1)靜態(tài)功耗極低。在穩(wěn)定時(shí)，總有一個(gè)MOS管處于截止?fàn)顟B(tài)，流過的電流為極小的漏電流。

(2)抗干擾能力較強(qiáng)。由于其閾值電平近似為0.5VDD，輸入信號變化時(shí)，過渡變化陡峭，所以低電平噪聲容限和高電平噪聲容限近似相等，且隨電源電壓升高，抗干擾能力增強(qiáng)。

(3)電源利用率高。VOH=VDD，同時(shí)由于閾值電壓隨VDD變化而變化，所以允許VDD有較寬的變化范圍，一般為+3～+18V。

(4)輸入阻抗高，帶負(fù)載能力強(qiáng)。TP圖3-3-8

CMOS傳輸門及其邏輯符號VDDCCvO/vIvI/vOvO/vIvI/vOCCTGCvO/vIvI/vOCTN3.3.2

CMOS傳輸門

CMOS傳輸門是由P溝道和N溝道增強(qiáng)型MOS管并聯(lián)互補(bǔ)組成。當(dāng)C=0V，C=VDD時(shí)，兩個(gè)MOS管都截止。輸出和輸入之間呈現(xiàn)高阻抗，傳輸門截止。當(dāng)C=VDD，C=0V時(shí)，總有一個(gè)MOS管導(dǎo)通，使輸出和輸入之間呈低阻抗，傳輸門導(dǎo)通。TP圖3-3-9

傳輸門高、低電平傳輸情況VDDC=0C=VDDvOvI=VDDTNDSSDCLTPVDDC=0C=VDDvOvITNSDDSCL(a)高電平傳輸(b)低電平傳輸傳輸門傳輸高電平信號時(shí)，若控制信號C為有效電平，則傳輸門導(dǎo)通，電流從輸入端經(jīng)溝道流向輸出端，向負(fù)載電容CL充電，直至輸出電平與輸入電平相同，完成高電平的傳輸。若傳輸?shù)碗娖叫盘枺娏鲝妮敵龆肆飨蜉斎攵?，?fù)載電容CL經(jīng)傳輸門向輸入端放電，輸出端從高電平降為與輸入端相同的低電平，完成低電平傳輸。YVDDT1BTP圖3-3-10

CMOS與非門TPATNTNT4T3T2●YVDDT1B圖3-3-11

CMOS或非門AT4T3T2●3.3.3

CMOS邏輯門電路１．CMOS與非門、或非門當(dāng)輸入信號為0時(shí)，與之相連的N溝道MOS管截止，P溝道MOS管導(dǎo)通；反之則N溝道MOS管導(dǎo)通，P溝道MOS管截止。TNTNT4TPTPVDDEN圖3-3-13

三態(tài)輸出CMOS門

結(jié)構(gòu)之一AYVDD1T'NTNT'PTP２．三態(tài)輸出CMOS門三態(tài)輸出CMOS門是在普通門電路上，增加了控制端和控制電路構(gòu)成，一般有三種結(jié)構(gòu)形式。

第一種形式：在反相器基礎(chǔ)上增加一對P溝道T'P和N溝道T'NMOS管。當(dāng)控制端為1時(shí)，T'P和T'N同時(shí)截止，輸出呈高阻態(tài)；當(dāng)控制端為0時(shí)，T'P和T'N同時(shí)導(dǎo)通，反相器正常工作。該電路為低電平有效的三態(tài)輸出門。EN圖3-3-14

三態(tài)輸出CMOS門結(jié)構(gòu)之二AYVDD≥1TNTP●AY&TNTPVDDENT'NT'P第二種形式和第三種形式：EN圖3-3-15

三態(tài)輸出CMOS

門結(jié)構(gòu)之三AYVDD1TGA圖3-3-16

漏極開路輸出門VDD11&BVDD2RL

漏極開路