實(shí)驗(yàn)一-1位全加器電路設(shè)計(jì)

實(shí)驗(yàn)一1位全加器電路的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、學(xué)會(huì)利用QuartusⅡ軟件的原理圖輸入方法設(shè)計(jì)簡(jiǎn)單的邏輯電路；2、熟悉利用QuartusⅡ軟件對(duì)設(shè)計(jì)電路進(jìn)行仿真的方法；3、理解層次化的設(shè)計(jì)方法。二、實(shí)驗(yàn)內(nèi)容1、用原理圖輸入方法設(shè)計(jì)完成一個(gè)半加器電路。并進(jìn)行編譯與仿真。2、設(shè)計(jì)一個(gè)由半加器構(gòu)成1位全加器的原理圖電路，并進(jìn)行編譯與仿真。3、設(shè)計(jì)一個(gè)由1位全加器構(gòu)成4位加法器的原理圖電路，并進(jìn)行編譯與仿真。三、實(shí)驗(yàn)步驟1.使用Quartus建立工程工程從【開始】>>【程序】>>【ALtera】>>【QuartusII6.0】翻開Quartus軟件，界面如圖1-1示。圖1-1Quartus軟件界面在圖1-1中從【File】>>【NewProjectWizard...】新建工程工程，出現(xiàn)新建工程向?qū)ewProjectWizard對(duì)話框如圖1-2所示。該對(duì)話框說明新建工程應(yīng)該完成的工作。在圖1-2中點(diǎn)擊NEXT進(jìn)入新建工程目錄、工程名稱和頂層實(shí)體對(duì)話框，如圖1-3所示，頂層實(shí)體名與工程名可以不同，也可以不同。輸入工程目錄如E:\0512301\first、工程工程名稱和頂層實(shí)體名同為fadder。圖1-2新建工程向?qū)дf明對(duì)話框圖1-3新建工程目錄、工程名、頂層實(shí)體名對(duì)話框接著點(diǎn)擊NEXT進(jìn)入新建添加文件對(duì)話框如圖1-4所示。這里是新建工程，暫無輸入文件，直接點(diǎn)擊NEXT進(jìn)入器件選擇對(duì)話框如圖1-5所示。這里選擇Cyclone系列的EP1C6Q240C8。圖1-4新建添加文件對(duì)話框圖1-5器件選擇對(duì)話框點(diǎn)擊NEXT進(jìn)入添加第三方EDA開發(fā)工具對(duì)話框如圖1-6所示。圖1-6添加第三方EDA開發(fā)工具對(duì)話框本實(shí)驗(yàn)只利用Quartus集成環(huán)境開發(fā)，不使用其它EDA開發(fā)工具，直接點(diǎn)擊NEXT進(jìn)入工程信息報(bào)告對(duì)話框如圖1-7所示。點(diǎn)擊Finish完成新建工程工程的建立如圖1-8示。圖1-7工程信息報(bào)告對(duì)話框圖1-8工程工程建立完成界面2、新建半加器原理圖文件在圖1-8中從【File】>>【New.】翻開新建文件對(duì)話框如圖1-9所示。選擇BlockDiaoram/SchematicFile按OK按鈕建立圖形設(shè)計(jì)文件。缺省名為Block1.bdf如圖1-10所示。圖1-9新建文件對(duì)話框圖1-10新建Block1.bdf界面在Block1.bdf窗口中任意處雙擊,彈出添加元件符號(hào)對(duì)話框圖，這里先選擇一個(gè)與門如圖1-11所示。圖1-11添加元件符號(hào)對(duì)話框單擊OK。與門符號(hào)被附在鼠標(biāo)指針上，在Block1.bdf窗口中適當(dāng)位置點(diǎn)擊一下，放置該符號(hào)。按ESC鍵后，完成一次元件的放置，再選擇與放置其它元件和引腳，雙擊引腳符號(hào)在彈出的對(duì)話窗口中可改變其名稱。元件和引腳放置完成后進(jìn)行連線，連線時(shí)，當(dāng)鼠標(biāo)位于一個(gè)符號(hào)引腳上或圖表模塊邊沿時(shí)連線工具變?yōu)槭中?，移?dòng)鼠標(biāo)，選擇開始點(diǎn)，按住左鍵拖動(dòng)鼠標(biāo)至結(jié)束點(diǎn)放開。從而完成半加器電路的設(shè)計(jì)，如圖1-12所示。圖1-12半加電路原理圖點(diǎn)擊保存bdf文件，接受默認(rèn)的路徑和文件類型，文件名改為hadder.。默認(rèn)Addfiletocurrentproject選項(xiàng)選中。如下圖1-13所示，圖1-13將bdf文件存盤對(duì)話框3、編譯綜合，生成半加器模塊符號(hào)如圖1-14，在ProjectNavigator窗口的File標(biāo)簽中的hadder.bdf文件單擊右鍵，在彈出的菜單中點(diǎn)擊SetasTop-LevelEntity，將hadder.bdf文件設(shè)置為頂層實(shí)體。圖1-14將文件設(shè)置為頂層實(shí)體選擇【Processing】>>【StartCompilation】或用編譯快捷圖標(biāo)進(jìn)行全程編譯。假設(shè)有錯(cuò)誤，根據(jù)信息窗口提示找出并更正錯(cuò)誤，直至編譯成功為止。如圖1-15所示。圖1-15編譯成功窗口在圖1-15窗口中，單擊確定進(jìn)入編譯報(bào)告窗口，可查看編譯報(bào)告、綜合報(bào)告、適配報(bào)告、時(shí)序分析報(bào)告等。本實(shí)驗(yàn)暫不分析此報(bào)告。如圖1-16，選擇【File】>>【Creat/Update】>>【CreatSymbolFILesforCurrentfile】將設(shè)計(jì)好的半加器原理圖文件生成一個(gè)模塊符號(hào)文件hadder.bsf。4、創(chuàng)立全加器原理圖文件并進(jìn)行編譯綜合從【File】>>【New.】翻開新建文件對(duì)話框，選擇BlockDiaoram/SchematicFile再新建一個(gè)全加器頂層原理圖文件。在新建原理圖窗口中任意處雙擊，彈出添加元件符號(hào)對(duì)話框，在Project目錄下，選擇hadder，窗口中出現(xiàn)一個(gè)大的符號(hào)，如圖1-17就是半加器原理圖生成的模塊符號(hào)。圖1-17添加模塊符號(hào)對(duì)話框添加兩個(gè)半加器模塊符號(hào)，再添加一個(gè)或門和輸入輸出引腳，完成全加器電路的設(shè)計(jì)如圖1-18所示。圖1-18全加器電路圖點(diǎn)擊保存，文件名為fadder.bdf，再將fadder.bdf置為頂層，進(jìn)行全程編譯，直至編譯成功。如圖1-19、1-20所示。圖1-19將fadder.bdf置為頂層對(duì)話框圖1-20編譯成功對(duì)話框5、建立全加器仿真文件點(diǎn)擊新建按鈕，出現(xiàn)新建文件對(duì)話框如圖1-21所示，選擇others>>VectorWaveformFile，出現(xiàn)仿真文件編輯界面如圖1-22所示。SHAPE圖1-21新建仿真文件對(duì)話框圖1-22仿真編輯窗口選擇【Edit】>>【Endtime】出現(xiàn)設(shè)置仿真時(shí)間長度對(duì)話框如圖1-23所示，如可設(shè)為10us，單擊OK結(jié)束設(shè)置圖1-23設(shè)置仿真時(shí)間長度對(duì)話框選擇【Edit】>>【GridSize】出現(xiàn)設(shè)置仿真網(wǎng)格對(duì)話框如圖1-24所示，如可設(shè)為100ns，單擊OK結(jié)束設(shè)置。圖1-24設(shè)置仿真網(wǎng)格對(duì)話框在圖1-22中Name下方空白區(qū)域右擊出現(xiàn)操作菜單，選擇InsertNodeorBus，彈出添加節(jié)點(diǎn)或總線對(duì)話框如圖1-25所示，圖1-25添加節(jié)點(diǎn)或總線對(duì)話框選擇NodeFinder出現(xiàn)查找節(jié)點(diǎn)對(duì)話框如圖1-26所示。在Filter欄中選擇Pins:all，在Lookin欄中選擇Fadder，點(diǎn)擊List按鈕。出現(xiàn)節(jié)點(diǎn)列表選擇對(duì)話框如圖1-27所示。點(diǎn)擊中間全選按鈕>>再點(diǎn)擊OK，所示節(jié)點(diǎn)被加到波形編輯窗口如圖1-28所示。圖1-26節(jié)點(diǎn)查找對(duì)話框圖1-27節(jié)點(diǎn)列表對(duì)話框圖1-28添加節(jié)點(diǎn)后的波形編輯窗口分別選擇節(jié)點(diǎn)ain,bin,cin，利用波形編輯按鈕設(shè)置節(jié)點(diǎn)的輸入波形如圖1-29所示，并保存波形文件為fadder.vwf。圖1-29節(jié)點(diǎn)輸入波形設(shè)置選擇【Assignments】>>【Setting】在彈出窗口的Category下單擊Simultorsetting，出現(xiàn)Simultorsetting對(duì)話框，在Simultorinput欄中設(shè)置仿真文件路徑指向fadder.vwf如圖1-30所示，單擊OK結(jié)束設(shè)置。圖1-30仿真波形設(shè)置選擇【Processing】>>【Startsimulation】或用快捷按鈕進(jìn)行波形仿真。仿真成功后，生成全加器的仿真波形如圖1-31所示圖1-31全加器的仿真波形6、引腳鎖定選擇【Assignments】>>【AssignmentEditor】在彈出的分配管腳對(duì)話窗口中的Category欄中Pin，在To欄中雙擊選擇端口名稱，在Location欄中輸入相應(yīng)的管腳，如圖1-32所示。設(shè)置完成后保存，然后關(guān)閉該對(duì)話框。圖1-32分配管腳對(duì)話窗口選擇【Assignments】>>【Device】，在出現(xiàn)的Device對(duì)話框中點(diǎn)擊Device&PinOptions，出現(xiàn)Device&PinOptions對(duì)話框，選擇UnusedPins標(biāo)簽將未使用管腳設(shè)置為高阻輸入，如圖1-33所示。圖1-33未使用管腳設(shè)置7、編程下載將fadder.bdf文件設(shè)置為頂層，重新進(jìn)行全程編譯，直至編譯成功。用下載電纜將計(jì)算機(jī)與FPGA主板上JATG口連接，選擇【Tools】>>【Programmer】或點(diǎn)擊工具欄中的編程快捷按鈕翻開編程器窗口并自動(dòng)翻開配置文件fadder.sof，選中Program/Confiure，如圖1-34所示。單擊Start按鈕開始進(jìn)行下載配置，直至配置成功。8、觀察實(shí)驗(yàn)結(jié)果實(shí)驗(yàn)任務(wù)二、全加器VHDL語言的輸入方法。新建工程工程〔同上〕新建半加器文本文件，并進(jìn)行全程編譯從【File】>>【New.】翻開新建文件對(duì)話框如圖1-35所示。選擇Vhdlfile按OK按鈕建立文本設(shè)計(jì)文件