【基于FPGA的等精度頻率計的設(shè)計5900字（論文）】

基于FPGA的等精度頻率計的設(shè)計目錄TOC\o"1-3"\h\u6031第1章緒論 摘要在電子技術(shù)中，頻率是最基本的參數(shù)之一，又與許多電參量的測量方案、測量結(jié)果都有十分密切的關(guān)系，利用等精度測量原理實現(xiàn)了頻率的測量。在本次畢業(yè)設(shè)計中選擇使用FPGA來等精度制作數(shù)字頻率計，并在實際制作中采用了直接測頻法。利用延時產(chǎn)生的時基門控信號來控制閘門，通過在單位時間內(nèi)計數(shù)器記錄下的脈沖個數(shù)計算出輸入信號的頻率，最終送入LED中顯示。這樣制作出來的頻率計不僅可以滿足設(shè)計題目的參數(shù)要求，且控制能力強(qiáng)，是一種低成本，高可靠的設(shè)計方案。關(guān)鍵詞：FPGA；頻率計；測量

第1章緒論1.1研究背景隨著無線電技術(shù)的發(fā)展與普及，"頻率"已成為廣大群眾所熟悉的物理量。調(diào)節(jié)收音機(jī)上的頻率刻度盤可使你選聽到你所喜歡的電臺節(jié)目；調(diào)節(jié)電視機(jī)上的微調(diào)旋鈕可使電視機(jī)對準(zhǔn)電視臺的廣播頻率，獲得圖像清晰的收看效果，這些已成為人們的生活常識。人們在日常生活、工作中更離不開計時。學(xué)校何時上、下課？工廠幾時上、下班？火車、班機(jī)何時起飛？出差的親人幾日能歸來？這些都涉及到計時。頻率、時間的應(yīng)用，在當(dāng)代高科技中顯得尤為重要。例如，郵電通訊，大地測量，地震預(yù)報，人造衛(wèi)星、宇宙飛船、航天飛機(jī)的導(dǎo)航定位控制都與頻率、時間密切相關(guān)，只是其精密度和準(zhǔn)確度比人們?nèi)粘Ｉ钪械囊蟾叩枚嗔T了。1.2研究意義頻率是電子技術(shù)領(lǐng)域永恒的話題，電子技術(shù)領(lǐng)域離不開頻率，-旦離開頻率，電子技術(shù)的發(fā)展是不可想象的,為了得到性能更好的電子系統(tǒng),科研人員在不斷的研究頻率，CPU就是用頻率的高低來評價性能的好壞，可見，頻率在電子系統(tǒng)中的重要性。頻率計又稱為頻率計數(shù)器,是一種專門對被測信號頻率進(jìn)行測量的電子測量儀器，其最基本的工作原理為:當(dāng)被測信號在特定的時間段T內(nèi)的周期個數(shù)N時，則被測信號的頻率f=N/T.電子計數(shù)器是一種基礎(chǔ)測量儀器,到目前為止已有三十多年的發(fā)展歷史。早期，設(shè)計師們追求的目標(biāo)主要是擴(kuò)展測量范圍，再加上提高測量精度、穩(wěn)定度等，這些也是人們衡量電子計算機(jī)的技術(shù)水平,決定電子技術(shù)器價格高低的主要依據(jù)。目前這些技術(shù)日臻完善，成熟。應(yīng)用現(xiàn)代技術(shù)可以輕松地將電子計數(shù)器的頻率擴(kuò)展到微波頻段。1.3數(shù)字頻率計的發(fā)展現(xiàn)狀隨著科學(xué)技術(shù)的發(fā)展，用戶對電子計數(shù)器也提出了新的要求。對于低檔產(chǎn)品要求使用操作方便，量程(足夠)寬，可靠性高，價格低。而對中高檔產(chǎn)品，則要求有較高的分辨率，高精度，高穩(wěn)定度，高測量速率;除通常通用計數(shù)器所具有的功能外，還要有數(shù)據(jù)處理功能，統(tǒng)計分析功能等等,或者包含電壓測量等其他功能。這些要求有的已經(jīng)實現(xiàn)或者部分實現(xiàn)，但要真正地實現(xiàn)這些目標(biāo)，對于生產(chǎn)廠家來說，還有許多工作要做，而不是表面看來似乎發(fā)展到頭了。由于微電子技術(shù)和計算機(jī)技術(shù)的發(fā)展,頻率計都在不斷地進(jìn)步著,靈敏度不斷提高，頻率范圍不斷擴(kuò)大，功能不斷增加。在測試通訊、微波器件或產(chǎn)品時,通常都市較復(fù)雜的信號，如含有復(fù)雜頻率成分、調(diào)制的含有未知頻率分量的、頻率固定的變化的、純凈的或疊加有干擾的等等。為了能正確的測量不同類型的信號，必須了解待測信號特性和各種頻率測量儀器的性能。微波技術(shù)器一般使用類型頻譜分析儀的分頻或混頻電路，另外還包含多個時間基準(zhǔn)、合成器、中頻放大器等。雖然所有的微波計數(shù)器都是用來完成技術(shù)任務(wù)的，但各自廠家都有各自的一套復(fù)雜計數(shù)器的設(shè)計、使得不同型號的技術(shù)其性能和價格會有所差別，比如說一些計數(shù)器可以測量脈沖參數(shù)，并提供類似與頻率分析儀的屏幕顯示，對這些功能具有不同功能不同規(guī)格的眾多儀器，我們應(yīng)該視測試需要正確的選擇以達(dá)到最經(jīng)濟(jì)和最佳的應(yīng)用效果。電子計數(shù)器是其它數(shù)字化儀器的基礎(chǔ)，在他的輸入通道接入各種模數(shù)變換器,再利用相應(yīng)的換能器便制成各種數(shù)字化儀器。電子計數(shù)器的優(yōu)點是測量精度高，量程寬、功能多、操作簡單、測量速度快，直接顯示數(shù)字，而且易于實現(xiàn)測量過程自動化，在工業(yè)生產(chǎn)和科學(xué)實驗中得到廣泛的應(yīng)用。頻率計的主要實現(xiàn)方法有直接式、鎖相式、直接數(shù)字式和混合式四種。直接式的優(yōu)點是速度快、相位噪聲低但結(jié)構(gòu)復(fù)雜、雜散多，一般只應(yīng)用在地面雷達(dá)中。鎖相式和直接數(shù)字式都同時具有容易實現(xiàn)產(chǎn)品系列化、小型化、模塊化和工程化的特點，其中鎖相式更是以其容易實現(xiàn)相位同步的的自動控制且低功耗的特點成為各種眾多業(yè)內(nèi)人士的首選，應(yīng)用最為廣泛。1.4主要研究內(nèi)容本課題主要研究如何用FPGA來設(shè)計等精度數(shù)字頻率計。因為在電子技術(shù)中，頻率的測量十分重要，這就要求頻率計要不斷的提高其測量的精度和速度。數(shù)字頻率計的軟件均經(jīng)過測試。并進(jìn)行了誤差分析。頻率的測量范圍從1Hz到500KHz，具有一定的實用價值。第2章等精度頻率計整體設(shè)計2.1頻率計的數(shù)據(jù)采集系統(tǒng)原理本頻率計的數(shù)據(jù)采集系統(tǒng)主要元器件是FPGA，由它完成對待測信號頻率的計數(shù)和結(jié)果顯示等功能，外部還要有穩(wěn)壓、顯示器等器件?？煞譃橐韵聨讉€模塊：定時、計數(shù)、FPGA系統(tǒng)、LED顯示模塊。各模塊關(guān)系圖如圖2.1所示。圖2.1數(shù)字頻率計功能模塊定時計數(shù)都是利用了FPGA內(nèi)部的電路進(jìn)行完成的，利用了FPGA高度集成特性，硬件捕捉功能，具體的實現(xiàn)如圖2.2所示。圖2.2定時功能模塊方框圖2.2各功能模塊說明2.2.1信號產(chǎn)生部分本次設(shè)計所接收的待測信號來自XR-2206所產(chǎn)生的TTL方波，該部分由同組的同學(xué)完成。2.2.2頻率測量部分該部分的核心器件為FPGA，當(dāng)接收到的信號經(jīng)過FPGA，該部分通過內(nèi)部的定時與計數(shù)功能完成對方波脈沖個數(shù)的測量。所以這部分是本次設(shè)計的主要模塊。2.2.3控制啟動部分考慮到FPGA開啟輸入功能需要一個低電頻，為了方便測量，所以需要設(shè)置該模塊來控制FPGA對信號的測量。2.2.4測量結(jié)果顯示部分為使測量結(jié)果可以直觀的顯示出來，考慮到LCD液晶顯示器性能穩(wěn)定，較LED功能更多樣，所以放棄用LED來實現(xiàn)顯示部分的方案，采用16×2LCD液晶顯示器來完成測量結(jié)果的顯示。第3章等精度頻率計硬件設(shè)計3.1FPGA主板電路分析3.1.1時鐘模塊電路FPGA內(nèi)部沒振蕩電路，使用有源晶振是比較理想的選擇。當(dāng)輸入時鐘頻率較低時，可以使用FPGA的內(nèi)部PLL調(diào)整FPGA所需的系統(tǒng)時鐘，使系統(tǒng)運(yùn)行速度更快。核心板包含一個50MHz的有源晶振作為系統(tǒng)的時鐘源。為了得到一個穩(wěn)定、精確的時鐘頻率，有源晶振的供電電源經(jīng)過了LC濾波。圖3.1系統(tǒng)時鐘電路圖3.1.2復(fù)位電路FPGA的復(fù)位引腳（Reset）連接高電平超過兩個機(jī)器周期，即可產(chǎn)生復(fù)位的動作。以12MHz的始終脈沖為例，每個時鐘脈沖為1/12μs，2個機(jī)器周期為2μs。在運(yùn)行中，外界干擾等因素可使FPGA的程序陷入死循環(huán)狀態(tài)或跑飛。為擺脫困境，可將FPGA復(fù)位，以重新啟動。因此，可在FPGA復(fù)位引腳上連接一個可讓該引腳上產(chǎn)生一個2μs以上的高電平脈沖，即可產(chǎn)生復(fù)位的工作，如圖2.2所示。其中電容兩端并接的按鈕開關(guān)的作用是手動強(qiáng)制復(fù)位。圖3.2復(fù)位電路隨時間的增加，電容上面的電壓值慢慢增大，而RST引腳上的電壓值逐漸降低，當(dāng)RST引腳的電壓值降低至低電平時，89S51FPGA恢復(fù)到正常狀態(tài)，稱為上電復(fù)位。3.1.3電源模塊采用3節(jié)5號電池進(jìn)行供電，由J10接入，其中前后兩組電容用來去耦濾波，使其供給芯片的電源更加干凈平滑。為了獲得標(biāo)準(zhǔn)的3.3伏電壓，在電路上加入SPY0029三端穩(wěn)壓器和兩個二極管，是為了防止誤將電源接反造成不必要損失而設(shè)置的。在操作過程中千萬不要將電源接反，因為反向電壓超過一定值，二極管將會被損壞，達(dá)不到保護(hù)的目的。圖3.3電源模塊3.2系統(tǒng)外設(shè)模塊電路3.2.1蜂鳴器采用壓電式蜂鳴器，壓電式蜂鳴器主要由多諧振蕩器、壓電蜂鳴片、阻抗匹配器及共鳴箱、外殼等組成。多諧振蕩器由晶體管或集成電路構(gòu)成，當(dāng)接通電源后（1.5-15V直流工作電壓），多諧振蕩器起振，輸出1.5～2.5kHZ的音頻信號，阻抗匹配器推動壓電蜂鳴片發(fā)聲。圖3.4音頻輸出電路圖3.2.2顯示器模塊最簡單的顯示器可以使LED發(fā)光二極管，給出一個簡單的開關(guān)量信息，為了實時的得到測量結(jié)果，該系統(tǒng)的人機(jī)接口就是液晶顯示。其內(nèi)部含七對達(dá)林頓放大管，其主要功能:當(dāng)輸入為高電平時，輸出為低電平；輸入為低電平時，輸出為高電平。每個時鐘信號的上升沿加到CP端時，移位寄存器移一位，8個時鐘脈沖過后，8為二進(jìn)制數(shù)個部移入74LS164中，MR為復(fù)位端，當(dāng)該位為低電平時，移位寄存器各位復(fù)O。當(dāng)它為高電平時時鐘脈沖才起作用。圖3.5顯示電路3.2.3信號預(yù)處理電路信號預(yù)處理電路包含待測信號放大、波形變換、波形整形和分頻電路。信號預(yù)處理電路中的放大器實現(xiàn)對待測信號的放大，降低對待測信號的幅度要求;用LM393構(gòu)成波形轉(zhuǎn)換電路，可以將采集到的波形通過電壓的比較轉(zhuǎn)換為方波，再輸送到FPGA的P3.4引腳，最后完成定時和計數(shù)最終送入數(shù)碼管顯示。分頻電路采用74HC161芯片組成，用于擴(kuò)展FPGA的頻率測量范圍并實現(xiàn)FPGA頻率測量和周期測量使用統(tǒng)一的輸入信號。頻率計信號預(yù)處理電路如圖2.6所示。波形變換波形變換信號輸入方波輸出波形整形信號放大圖3.6信號預(yù)處理電路圖第4章等精度頻率計軟件設(shè)計4.1程序的設(shè)計總述流程圖首先是對程序的初始化，開定時T1中斷和T0計數(shù)器。在定時50ms沒有到時，程序一直在等待，并對T0引腳上的下降沿一直計數(shù)，直到定時到，判斷是否已經(jīng)循環(huán)20次（因總定時1S，當(dāng)T1的定時50ms到，而還沒有到1S時，故要循環(huán)20次），如果1S定時到，關(guān)中斷和計數(shù)。程序開始跳到二進(jìn)制轉(zhuǎn)化為十進(jìn)制，當(dāng)轉(zhuǎn)化完后，到顯示程序。第一次顯示的是個位，再接著是十位、百位、千位。因采用的是動態(tài)顯示，故在顯示的程序中要加適當(dāng)?shù)难訒r。而在顯示的過程中，只是顯示1次，所以在顯示的程序中，要循環(huán)顯示10次，讓數(shù)字能夠清晰的顯示出來。圖4.1系統(tǒng)流程圖4.21s定時循環(huán)的程序設(shè)計框圖首先設(shè)計選用定時器T0完成定時功能，選用方式1時最多也只能定時，顯然不能滿足定時1的要求，用下面這種方法解決：T0定時10，連續(xù)循環(huán)定時100次即可完成1定時，用一個計數(shù)單元20H存放循環(huán)的次數(shù)，每一次循環(huán)20H單元自減1，當(dāng)20H單元為零時則1定時到時。程序流程圖如圖3.2所示。圖4.21s定時流程圖4.3T1計時程序設(shè)計中T1采用計數(shù)功能，需要注意的一個問題是，輸入的待測時鐘信號的頻率最高可以達(dá)到460800Hz，但計數(shù)器最多只能計數(shù)65536次，顯然需要對計數(shù)單元進(jìn)行擴(kuò)展，擴(kuò)展的思路是除了計數(shù)器T1的TH1和TL1用于計數(shù)外，再選用一個計數(shù)單元23H，每當(dāng)計數(shù)器T1溢出回零時產(chǎn)生中斷，中斷程序執(zhí)行23H單元自增1，這樣，當(dāng)一秒到時時采集的計數(shù)數(shù)據(jù)，23H單元存放的是數(shù)據(jù)的最高位，TH1存放的是數(shù)據(jù)的次高位，TL1存放的是數(shù)據(jù)的最低位。當(dāng)然，這里所說的“最高位”“次高位”以及“最低位”都是針對十六進(jìn)制而言的，T1計數(shù)程序的流程圖如圖3.3所示。圖4.3T1計數(shù)流程圖4.4頻率數(shù)據(jù)采集到1s定時時，存儲計數(shù)器T1以及擴(kuò)充計數(shù)單元23H記錄的數(shù)據(jù)即為輸入時鐘信號的頻率，為了保證記錄的頻率精確度，到1s定時后應(yīng)立即停止T1的計數(shù)，因為指令的執(zhí)行也需要時間，并且待測的時鐘信號頻率越高，指令執(zhí)行所需要的時間就越不能忽略，這里采用的指令為CLRTR0。4.5數(shù)碼顯示將采集到的頻率轉(zhuǎn)換為十進(jìn)制數(shù)后，還不能直接將這些數(shù)送給數(shù)碼顯示，因為七段LED數(shù)碼管內(nèi)部由7個條形發(fā)光二極管和一個小圓點發(fā)光二極管組成，根據(jù)各管的亮暗組合成字符。圖4.4十進(jìn)制數(shù)轉(zhuǎn)換為顯示代碼流程圖第5章系統(tǒng)仿真測試5.1電路調(diào)試設(shè)定輸入的信號為88888Hz，輸出為88812Hz，誤差小于1%，符合頻率計的設(shè)計的要求，所以這樣的頻率計的電路圖的設(shè)計能夠?qū)崿F(xiàn)。圖5.1設(shè)定輸入信號為88888Hz的運(yùn)行仿真圖仿真誤差檢驗如表5.1，在測量范圍內(nèi)誤差小于1%，符合設(shè)計要求。表5.1頻率計仿真誤差表設(shè)定輸入（Hz）實際顯示（Hz）誤差分析505005005000500050100.2%888888220.74%50000500140.028%

表5.1頻率計仿真誤差表（續(xù)）88888888120.085%1000001002370.237%2000002004590.22%4000004000530.013%5000005006960.13%其具體實現(xiàn)在實物圖上實現(xiàn)。設(shè)定輸入的信號為88895Hz，輸出為88822Hz，誤差小于1%，符合頻率計的設(shè)計的要求，所以頻率計實現(xiàn)計數(shù)功能。圖5.2頻率計顯示數(shù)據(jù)圖5.3信號發(fā)生器輸入數(shù)據(jù)在實物上進(jìn)行測量，得到以下結(jié)果：設(shè)定輸入（Hz）實際顯示（Hz）誤差分析50.06500.12%500.495000.098%500850190.22%888388020.91%50094504020.61%88882888950.014%1001201004790.35%2009002012200.15%4000104002090.049%4999904989100.21%實物顯示的誤差也符合要求。5.2等精度頻率計的實際情況（1）先調(diào)的是數(shù)碼管的顯示，在數(shù)碼管顯示時總是在跳，顯示不穩(wěn)定。后查明原因是掃描時間過長所致，縮短了之后顯示就穩(wěn)定了，但新的問題又出現(xiàn)了，在相臨兩個數(shù)碼管之間有重影，不知是怎么回事，上網(wǎng)查閱之后才知道在顯示相臨的兩個數(shù)碼管之間應(yīng)關(guān)短一點時間。（2）計數(shù)時，由于失誤把定時器的模式值設(shè)錯，找了很長時間才把問題找到。（3）在定時器賦初值的時候也出了問題，由于在調(diào)試了，換過晶振，但程序中卻并沒有同時修改定時值導(dǎo)致定時器溢出，定時出錯。第6章總結(jié)本課題主要研究如何用FPGA來設(shè)計數(shù)字頻率計。因為在電子技術(shù)中，頻率的測量十分重要，這就要求頻率計要不斷的提高其測量的精度和速度。數(shù)字頻率計的軟件均經(jīng)過測試。并進(jìn)行了誤差分析。頻率的測量范圍從1Hz到500KHz，具有一定的實用價值。從實踐結(jié)果來看，文中提出的用FPGA設(shè)計的頻率計可達(dá)到甚至超過目前所使用的頻率計的精度和測頻范圍當(dāng)然，我們在前人的基礎(chǔ)上向前走了一步，無論是原器件的選擇，還是程序的設(shè)計，我們做的比他們復(fù)雜，這并不是簡單意義上的重復(fù)，而是消化吸收和創(chuàng)新。通過本次設(shè)計，讓我學(xué)會了從系統(tǒng)的高度來考慮設(shè)計的方方面面，對電路的設(shè)計和研究有了更深刻的體會;讓我了解到軟件的設(shè)計是建立在對硬件了解的基礎(chǔ)上的，特別是對單片機(jī)的功能，引腳定義和內(nèi)部結(jié)構(gòu)要有較為詳細(xì)的了解，此外對電路板中所用到的各個芯片的引腳和功能，也要進(jìn)行了解;在編寫程序時，進(jìn)行模塊化設(shè)計，以嚴(yán)謹(jǐn)?shù)膽B(tài)度進(jìn)行編程,避免出現(xiàn)低級錯誤，養(yǎng)成為程序添加注釋和說明的好習(xí)慣,以便自己的修改和閱讀者輕松的了解程序的各部分及整體的功能。

參考文獻(xiàn)[1]丁聰,胡宇航,吳婷,肖妮.等精度頻率計的Verilog設(shè)計與仿真[J].電子制作,2020(17):22-23+43.DOI:10.16589/11-3571/tn.2020.17.007.[2]張洋.基于FPGA數(shù)字等精度頻率計的設(shè)