芯片微納制造技術(shù)

微電子制造原理與技術(shù)第二局部芯片制造原理與技術(shù)芯片開展歷程與莫爾定律晶體管結(jié)構(gòu)與作用芯片微納制造技術(shù)主要內(nèi)容薄膜技術(shù)光刻技術(shù)互連技術(shù)氧化與摻雜技術(shù)2編輯pptIC中的薄膜OxideNitrideUSGWP-waferN-wellP-wellBPSGp+p+n+n+USGWMetal2,Al?CuP-epiMetal1,Al?Cu

Al?CuSTI淺槽隔離金屬前介質(zhì)層

or層間介質(zhì)層1IMDorILD2抗反射層PD1鈍化層2SidewallspacerWCVDTiNCVD1.薄膜技術(shù)3編輯ppt外延Si介質(zhì)膜：場(chǎng)氧化、柵氧化膜、USG、BPSG、PSG、層間介質(zhì)膜、鈍化膜、highk、lowk、淺槽隔離……金屬膜：Al、Ti、Cu、Wu、Ta……多晶硅金屬硅化物IC中的薄膜1.薄膜技術(shù)4編輯ppt氧化膜的應(yīng)用例作為MOS器件的絕緣柵介質(zhì)1.薄膜技術(shù)SiDopantSiO2SiO2作為選擇性摻雜的掩蔽膜5編輯pptSiliconnitrideSiliconSubstrateSi

Oxide作為緩應(yīng)力沖層作為犧牲氧化層，消除硅外表缺陷1.薄膜技術(shù)氧化膜的應(yīng)用例6編輯ppt半導(dǎo)體應(yīng)用典型的氧化物厚度（?）柵氧（0.18m工藝）20～60電容器的電介質(zhì)5～100摻雜掩蔽的氧化物400～1200依賴于摻雜劑、注入能量、時(shí)間、溫度STI隔離氧化物150LOCOS墊氧200～500場(chǎng)氧2500～15000STI—潛槽隔離，LOCOS—晶體管之間的電隔離，局部氧化墊氧—為氮化硅提供給力減小氧化膜的應(yīng)用例1.薄膜技術(shù)7編輯ppt薄膜材料及性能的要求厚度均勻性臺(tái)階覆蓋能力填充高的深寬比間隙的能力高純度和高密度化學(xué)劑量結(jié)構(gòu)完整性和低應(yīng)力好的電學(xué)特性對(duì)襯底材料或下層膜好的粘附性1.薄膜技術(shù)8編輯ppt各種成膜技術(shù)及材料熱氧化法蒸發(fā)法LP-CVD熱CVD法CVD法PVD法SiO2膜等離子CVD濺射法AP-CVDP-CVDHDP-CVDW膜、高溫氧化膜多結(jié)晶Si膜、Si3N4膜有機(jī)膜、SiO2膜非晶態(tài)Si膜SiO2膜、氮化膜、有機(jī)膜SiO2氧化膜氧化膜、金屬膜等Al膜、Cu膜、Ti膜、TiN膜、W膜CVD：ChemicalVaporDepositionAP-CVD：AtmosphericPressureCVDPVD：PhysicalVaporDepositionP-CVD：PlasmaCVDLP-CVD：LowPressureCVDHDP-CVD：HighDensityPlasmaCVD電沉積Cu膜、Ni膜、Au膜等1.薄膜技術(shù)9編輯ppt物理氣相沉積PVD——蒸發(fā)法早期金屬層全由蒸發(fā)法制備現(xiàn)已逐漸被濺射法取代無(wú)化學(xué)反響peq.vap.=~10-3Torr,臺(tái)階覆蓋能力差合金金屬成分難以控制擴(kuò)散泵、冷泵P<1mTorr可有4個(gè)坩鍋，裝入24片圓片1.薄膜技術(shù)10編輯ppt1852年第1次發(fā)現(xiàn)濺射現(xiàn)象濺射的臺(tái)階覆蓋比蒸發(fā)好輻射缺陷遠(yuǎn)少于電子束蒸發(fā)制作復(fù)合膜和合金時(shí)性能更好是目前金屬膜沉積的主要方法物理氣相沉積PVD——濺射法1.薄膜技術(shù)高能粒子〔Ar離子〕撞擊具有高純度的靶材料固體平板，撞擊出原子。這些原子再穿過(guò)真空，淀積在硅片上凝聚形成薄膜。陰極靶材11編輯ppt優(yōu)點(diǎn)：具有保持復(fù)雜合金原組分的能力

能夠沉積難熔金屬；能夠在大尺寸硅片上形成均勻薄膜；可多腔集成，有去除外表與氧化層能力；有良好臺(tái)階覆蓋和間隙填充能力。1.薄膜技術(shù)物理氣相沉積PVD——濺射法12編輯ppt化學(xué)氣相沉積CVD通過(guò)化學(xué)氣相反響形成薄膜的一種方法1.薄膜技術(shù)13編輯ppt1.薄膜技術(shù)例：外延硅、多晶硅、非晶硅化學(xué)氣相沉積CVD14編輯pptTiN化學(xué)氣相沉積CVD1.薄膜技術(shù)Ti15編輯ppt硅膜外延硅、多晶硅、非晶硅介質(zhì)膜氧化硅氮化硅氮氧化硅磷硅玻璃PSG、BPSG金屬膜W、Cu、Ti、TiN化學(xué)氣相沉積CVD1.薄膜技術(shù)適用范圍廣泛〔絕緣膜、半導(dǎo)體膜等〕，是外延生長(zhǎng)的根底16編輯pptCVD制備的薄膜及采用的前驅(qū)體1.薄膜技術(shù)化學(xué)氣相沉積CVD17編輯ppt最早的CVD工藝、反響器設(shè)計(jì)簡(jiǎn)單APCVD發(fā)生在質(zhì)量輸運(yùn)限制區(qū)域允許高的淀積速度,1000A／min，一般用于厚膜沉積APCVD的主要缺點(diǎn)是顆粒的形成化學(xué)氣相沉積——AP-CVD1.薄膜技術(shù)AP-CVD：常壓化學(xué)氣相沉積〔AtmosphericPressureCVD〕18編輯ppt產(chǎn)量高、均勻性好，可用于大尺寸硅片主要用于沉積SiO2和摻雜的SiO2氣體消耗高，需要經(jīng)常清潔反響腔沉積膜通常臺(tái)階覆蓋能力差。CanonAPT4800APCVDtools化學(xué)氣相沉積——AP-CVD1.薄膜技術(shù)19編輯ppt連續(xù)加工的APCVD系統(tǒng)化學(xué)氣相沉積——AP-CVD1.薄膜技術(shù)20編輯ppt化學(xué)氣相沉積——LP-CVDLP-CVD：低壓化學(xué)氣相沉積〔LowPressureCVD〕1.薄膜技術(shù)21編輯pptSiO2：做層間介質(zhì)、淺槽隔離的填充物和側(cè)墻氮化硅：做鈍化保護(hù)層或掩膜材料多晶硅：做柵電極或電阻氧化氮化硅：兼有氧化硅和氮化硅的優(yōu)點(diǎn)，改善了熱穩(wěn)定性、抗斷裂能力、降低膜應(yīng)力1.薄膜技術(shù)化學(xué)氣相沉積——LP-CVD22編輯ppt更低的工藝溫度〔250~450℃〕對(duì)高的深寬比間隙有好的填充能力優(yōu)良的粘附能力高的淀積速率少的針孔和空洞，高的膜密度主要用于淀積絕緣層，RF頻率通常低于1MHz1.薄膜技術(shù)化學(xué)氣相沉積——PE-CVD、HDP-CVDPE-CVD：等離子體增強(qiáng)CVDHDP-CVD：高密度等離子體CVD23編輯ppt沉積金屬互連間的絕緣層SiO2：硅烷＋氧化劑沉積金屬W：WF6+3H2=W+6HF沉積銅阻擋層TiN：6TiCl4+8NH3—6TiN+24HCl化學(xué)氣相沉積——PE-CVD、HDP-CVD應(yīng)用例：1.薄膜技術(shù)W24編輯ppt2.光刻技術(shù)光刻光刻的根本過(guò)程對(duì)準(zhǔn)和曝光光學(xué)根底光刻設(shè)備光學(xué)增強(qiáng)技術(shù)對(duì)準(zhǔn)先進(jìn)光刻技術(shù)刻蝕刻蝕工藝干法和濕法刻蝕的應(yīng)用是高精密圖形轉(zhuǎn)移的有效方法25編輯ppt通過(guò)光刻技術(shù)進(jìn)行圖形轉(zhuǎn)移的根本過(guò)程2.光刻技術(shù)26編輯ppt2.光刻技術(shù)是微電子制造的關(guān)鍵技術(shù)：最復(fù)雜、昂貴27編輯ppt2.光刻技術(shù)電子束光刻機(jī)采用黃光的光刻室昂貴的光刻機(jī)

光刻機(jī):產(chǎn)量為其本錢的6倍才有利潤(rùn)：Intel掩膜版：$1million光刻區(qū)潔凈度要求最高、燈光昏黃占總工藝費(fèi)用的30％，總工藝時(shí)間的40～50%28編輯ppt掩膜版的費(fèi)用呈指數(shù)式增長(zhǎng)

Mask自1995年開始成為關(guān)鍵技術(shù)，可以實(shí)現(xiàn)亞波長(zhǎng)光刻，如248nm的光源用于130nm技術(shù)2.光刻技術(shù)29編輯ppt1973:投影光刻機(jī)〔1X)，分辨率4μm波長(zhǎng)320-440nm.1976：采用G線的10倍縮小步進(jìn)機(jī).1980s：G線向I線轉(zhuǎn)變〔注：G、I對(duì)應(yīng)高壓汞燈的不同特征譜線，G線436nm、I線365nm〕1995：深紫外應(yīng)用于0.25μm技術(shù)，并延續(xù)了4代技術(shù)現(xiàn)在：193nm,157nm，EUV

尺寸縮小依賴于光刻技術(shù)的開展接觸式光刻機(jī)接近投影光刻機(jī)投影光刻機(jī)第1個(gè)G線步進(jìn)機(jī)先進(jìn)G線步進(jìn)機(jī)第1個(gè)I線步進(jìn)機(jī)先進(jìn)I線步進(jìn)機(jī)深紫外步進(jìn)機(jī)2.光刻技術(shù)30編輯ppt曝光光源與其解像度大致有如下關(guān)系365nm線能刻出0.25~0.35nm線寬;248nm線能刻出0.13~0.18nm線寬;193nm線能刻出0.10~0.13nm線寬;157nm線能刻出0.07nm線寬;13nm線能刻出0.05nm線寬;X光能刻出0.10nm以下線寬;電子束能刻出0.1~0.2nm線寬;離子束能刻出0.08nm左右線寬。2.光刻技術(shù)31編輯ppt圖形轉(zhuǎn)移——光刻工藝的8個(gè)根本步驟1〕氣相成底膜處理2〕旋轉(zhuǎn)涂膠3〕軟烘4〕對(duì)準(zhǔn)和曝光5〕曝光后烘焙6〕顯影7〕堅(jiān)膜烘焙7〕顯影后檢查2.光刻技術(shù)32編輯ppt底膜涂覆脫水烘焙Wafer處理腔PrimerLayer1〕氣相成底膜處理WaferHotPlateHotPlateHMDSVapor增強(qiáng)硅片和光刻膠之間的粘附性2.光刻技術(shù)33編輯ppt2〕旋轉(zhuǎn)涂膠將光刻膠均勻地涂敷在硅片外表膜厚符合設(shè)計(jì)要求〔～1m)，膜厚均勻(<2~5nm)，膠面上看不到干預(yù)花紋；膠層內(nèi)無(wú)點(diǎn)缺陷〔針孔等〕；涂層外表無(wú)塵埃，碎屑等；膜厚：T1/1/2,為轉(zhuǎn)速，轉(zhuǎn)/分鐘。2.光刻技術(shù)P-WellUSGSTIPolysiliconPhotoresistPrimer34編輯pptSpindlePRdispensernozzleChuckWaferTovacuumpump2.光刻技術(shù)2〕旋轉(zhuǎn)涂膠35編輯pptSpindleTovacuumpumpPRdispensernozzleChuckPRsuckbackWafer2.光刻技術(shù)2〕旋轉(zhuǎn)涂膠36編輯pptSpindleTovacuumpumpPRdispensernozzleChuckPRsuckbackWafer2.光刻技術(shù)2〕旋轉(zhuǎn)涂膠37編輯pptSpindleTovacuumpumpPRdispensernozzleChuckPRsuckbackWafer2.光刻技術(shù)2〕旋轉(zhuǎn)涂膠38編輯pptSpindleTovacuumpumpPRdispensernozzleChuckPRsuckbackWafer2.光刻技術(shù)2〕旋轉(zhuǎn)涂膠39編輯pptSpindleTovacuumpumpPRdispensernozzleChuckPRsuckbackWafer2.光刻技術(shù)2〕旋轉(zhuǎn)涂膠40編輯pptSpindleTovacuumpumpPRdispensernozzleChuckPRsuckbackWafer2.光刻技術(shù)2〕旋轉(zhuǎn)涂膠41編輯pptSpindleTovacuumpumpPRdispensernozzleChuckPRsuckbackWafer2.光刻技術(shù)2〕旋轉(zhuǎn)涂膠42編輯pptSpindleTovacuumpumpPRdispensernozzleChuckPRsuckbackWafer2.光刻技術(shù)2〕旋轉(zhuǎn)涂膠43編輯pptSpindleTovacuumpumpPRdispensernozzleChuckPRsuckbackWafer2.光刻技術(shù)2〕旋轉(zhuǎn)涂膠44編輯pptSpindleTovacuumpumpPRdispensernozzleChuckPRsuckbackWafer2.光刻技術(shù)2〕旋轉(zhuǎn)涂膠45編輯ppt去除邊圈邊圈：光刻膠在硅片邊緣和反面的隆起枯燥時(shí)，邊圈將剝落，產(chǎn)生顆粒旋轉(zhuǎn)涂膠器配置了邊圈去除裝置〔EBR〕在旋轉(zhuǎn)的硅片底部噴出少量溶劑丙烯乙二醇一甲胺以太醋酸鹽，或乙烯乙二醇一甲胺以太醋酸鹽WaferαEdgeBead2.光刻技術(shù)2〕旋轉(zhuǎn)涂膠46編輯pptSpindleTovacuumpumpChuckWaferSolvent去除邊圈2.光刻技術(shù)2〕旋轉(zhuǎn)涂膠47編輯pptSpindleTovacuumpumpChuckWaferSolvent去除邊圈2.光刻技術(shù)2〕旋轉(zhuǎn)涂膠48編輯pptP-WellUSGSTIPolysiliconPhotoresist去除光刻膠中的溶劑，提高粘附性，提高均勻性2.光刻技術(shù)3〕軟烘49編輯pptP-WellUSGSTIPolysiliconPhotoresistGateMask最關(guān)鍵的工序，它直接關(guān)系到光刻的分辨率2.光刻技術(shù)4〕對(duì)準(zhǔn)和曝光50編輯pptGateMaskP-WellUSGSTIPolysiliconPhotoresist2.光刻技術(shù)4〕對(duì)準(zhǔn)和曝光51編輯pptP-WellUSGSTIPolysiliconPhotoresist減小駐波，減少剩余溶劑2％～5％2.光刻技術(shù)5〕曝光后烘烤52編輯pptP-WellUSGSTIPolysiliconPR2.光刻技術(shù)6〕顯影53編輯pptVacuumDeveloperWaferChuckWatersleeveDrainDIwater2.光刻技術(shù)6〕顯影54編輯ppt負(fù)膠：未曝光區(qū)域溶解圖形和掩膜版相反幾乎不需要化學(xué)反響，顯影液為有機(jī)溶劑清洗去除顯影液：丁基醋酸鹽、乙醇問(wèn)題：交聯(lián)光刻膠在顯影和清洗過(guò)程中吸收顯影液而膨脹變形，是負(fù)膠不能用于2微米以下光刻的主要原因2.光刻技術(shù)6〕顯影55編輯ppt正膠：曝光區(qū)域溶解圖形和掩膜版相同顯影液和光刻膠之間有化學(xué)反響顯影液：稀釋的NaOH、KOH、四甲基氫氧化銨0.2-0.3g/l0.26當(dāng)量濃度成為顯影標(biāo)準(zhǔn)工藝2.光刻技術(shù)6〕顯影56編輯pptP-WellUSGSTIPolysiliconPR2.光刻技術(shù)7〕HardBake堅(jiān)膜57編輯pptP-WellUSGSTIPolysiliconPR此時(shí)出現(xiàn)問(wèn)題還可以返工2.光刻技術(shù)8〕先影后檢查58編輯ppt刻蝕是用化學(xué)或物理方法有選擇地從硅片外表去除不需要的材料的過(guò)程。有圖形的光刻膠層在刻蝕中不受到腐蝕源顯著的侵蝕。選擇性地刻蝕掉未被保護(hù)的區(qū)域圖形從光刻膠轉(zhuǎn)移到晶圓上干法和濕法2.光刻技術(shù)刻蝕技術(shù)59編輯ppt刻蝕工藝干法刻蝕濕法刻蝕：應(yīng)用化學(xué)機(jī)械拋光去除光刻膠質(zhì)量檢測(cè)2.光刻技術(shù)刻蝕技術(shù)的主要工藝濕法腐蝕：液體化學(xué)試劑〔酸、堿和溶劑〕以化學(xué)方式去除硅片外表的材料。用于大于3微米的刻蝕干法刻蝕：等離子體，亞微米以下的主要工藝60編輯ppt吸附擴(kuò)散到外表解吸附擴(kuò)散到對(duì)流層等離子體產(chǎn)生刻蝕物質(zhì)16523Film反響邊界層副產(chǎn)物離子轟擊4氣流2.光刻技術(shù)干法刻蝕技術(shù)-等離子體刻蝕61編輯ppt在半導(dǎo)體生產(chǎn)中，干法刻蝕是最主要的用來(lái)去除外表材料的刻蝕方法。完整地把掩膜圖形復(fù)制到硅片外表上采用等離子體：中性、高能量、離子化的氣體包含中性原子或分子、帶電離子、自由電子、別離的原子或分子〔基〕2.光刻技術(shù)干法刻蝕技術(shù)-等離子體刻蝕62編輯ppt干法刻蝕的優(yōu)點(diǎn)刻蝕剖面是各向異性，具有非常好的側(cè)壁剖面控制好的關(guān)鍵尺寸控制最小的光刻膠脫落或粘附問(wèn)題片內(nèi)、片間、批次間的刻蝕均勻性較低的化學(xué)制品使用和處理費(fèi)用干法刻蝕缺點(diǎn)對(duì)下層材料的差的刻蝕選擇比等離子體帶來(lái)的器件損傷昂貴的設(shè)備。2.光刻技術(shù)63編輯ppt深反響離子刻蝕DRIE的應(yīng)用高選擇比各向異性化學(xué)反響和物理離子轟擊離子不是主要的刻蝕物質(zhì)離子輔助刻蝕2.光刻技術(shù)64編輯ppt刻蝕多晶硅形成柵極P-WellUSGSTIPolysiliconPR2.光刻技術(shù)刻蝕在CMOS技術(shù)中的應(yīng)用65編輯pptP-WellUSGSTIPRPRPolysilicon刻蝕多晶硅形成柵極2.光刻技術(shù)刻蝕在CMOS技術(shù)中的應(yīng)用66編輯pptP-WellUSGSTIGateOxidePolysiliconPR刻蝕多晶硅形成柵極2.光刻技術(shù)刻蝕在CMOS技術(shù)中的應(yīng)用67編輯pptP-WellUSGSTIGateOxidePolysilicon刻蝕多晶硅形成柵極2.光刻技術(shù)刻蝕在CMOS技術(shù)中的應(yīng)用68編輯ppt刻蝕技術(shù)的應(yīng)用——化學(xué)機(jī)械拋光CMP全局平坦化，CMP最初用于互連平坦化，現(xiàn)在也用于器件隔離工藝，無(wú)劃傷、無(wú)玷污CMP沒(méi)有終點(diǎn)指示，必須開發(fā)有高選擇比的工藝或到達(dá)高度重復(fù)的拋光速率機(jī)械研磨、腐蝕劑、磨料2.光刻技術(shù)69編輯ppt金屬化？器件之間以及器件與外部之間的連接互連局域互連：柵極互連，多晶硅，硅化物層間互連：W塞plugs，通孔Vias等封裝級(jí)別互連：長(zhǎng)程互連Cu、Al、mm量級(jí)2.互連技術(shù)70編輯pptCMOS中的金屬化P-waferN-WellP-WellSTIn+n+USGp+p+Metal1,Al?CuBPSGWP-epiTiSi2TiN,ARCTi/TiN2.互連技術(shù)71編輯ppt銅互連P-EpiP-WaferN-WellP-Welln+STIp+p+USGWPSGWFSGn+M1CuCoSi2TaorTaNTi/TiNSiNCuCuFSG2.互連技術(shù)72編輯ppt多層互連：層間介質(zhì)層隔離去除后的形貌2.互連技術(shù)73編輯ppt為什么要多層互連Cellsizewith1layermetal減小芯片尺寸！2.互連技術(shù)74編輯ppt金屬化的要求低電阻與器件的電學(xué)接觸：歐姆或肖特級(jí)接觸臺(tái)階的覆蓋性刻蝕方法〔刻蝕、CMP？〕熱、機(jī)械穩(wěn)定性可靠性：電遷移2.互連技術(shù)電路延時(shí)正比于互連線長(zhǎng)度的平方全局互連Al，Cu局部互連(短，電阻要求不高〕多晶硅，10-4，可以經(jīng)受高溫，硅化物WSi2,TaSi2,MoSi2,TiSi。。。。。75編輯pptAl互連130nm以上工藝濺射Al膜干法刻蝕鋁膜存在問(wèn)題Al釘電遷移電阻高2.互連技術(shù)76編輯ppt鋁釘現(xiàn)象450C，硅擴(kuò)散到Al中577C，1.59at％Al-Si共晶硅向鋁中擴(kuò)散，形成孔隙，退火時(shí)，形成鋁釘2.互連技術(shù)77編輯ppt電遷移電遷移：大電流密度下〔IC中電流密度可達(dá)105A/cm2〕，金屬在電子碰撞下發(fā)生遷移，正極附近聚集，負(fù)極附近出現(xiàn)空洞Al電遷移Al中參加1－4％Cu減少Al中的晶粒邊界擴(kuò)散效應(yīng)加一層Ti，TiN，W減少電遷移W做一層互連金屬：局部互連2.互連技術(shù)electronCathodeAnodeeFailureee電遷移測(cè)試結(jié)構(gòu)78編輯ppt電遷移使導(dǎo)線斷路或短路，從而引起IC失效。具體表現(xiàn)為：

—在互連引線中形成空洞，增加了電阻

—空洞長(zhǎng)大，最終貫穿互連引線，形成斷路

—在互連引線中形成晶須，造成層間短路

—晶須長(zhǎng)大，穿透鈍化層，產(chǎn)生腐蝕源(a)小丘的生長(zhǎng)(b)晶須的橋接(c)物質(zhì)的堆積與耗散Al引線的電遷移現(xiàn)象2.互連技術(shù)79編輯ppt互連和門延遲2.互連技術(shù)80編輯ppt銅互連Cu：電阻率低、抗電遷移強(qiáng)，130nm以下使用2.互連技術(shù)81編輯ppt銅互連刻蝕困難——只能采用Damance電鍍工藝與硅和SiO2反響粘附性差需要阻擋層，WN，Ta，TaN。。。。。2.互連技術(shù)芯片上Damance電鍍銅互連工藝示意圖82編輯ppt銅互連根本工藝FSGCuFSGCuSiNFSG1〕刻蝕溝槽和通孔2.互連技術(shù)在布線的地方挖好溝道83編輯pptTaFSGCuCuCuFSGFSGSiN阻擋銅的擴(kuò)散，提高結(jié)合力：Ti,TiN,Ta,TaN,W,WNCu種籽層：500~2000?(PVD)，電鍍成核位置2〕阻擋層和種子層淀積銅互連根本工藝2.互連技術(shù)84編輯pptFSGCuSiNTaFSGCuCuFSGBottomup生長(zhǎng)方式

3〕電鍍銅銅互連根本工藝2.互連技術(shù)85編輯ppt抑制劑S：抑制銅的生長(zhǎng)，主要在TSV孔外表與側(cè)壁吸附，加速劑A：加速銅的生長(zhǎng)，主要在TSV孔底吸附鍍銅填充的根本原理銅互連根本工藝2.互連技術(shù)86編輯ppt銅互連根本工藝2.互連技術(shù)鍍銅填充的實(shí)際效果87編輯pptFSGCuSiNTaFSGCuCuSiN4〕化學(xué)機(jī)械研磨〔CMP〕，CVD淀積鉭,氮化硅銅互連根本工藝2.互連技術(shù)88編輯ppt銅互連根本工藝2.互連技術(shù)雙鑲嵌工藝：同時(shí)形成互連線和通孔填充N-WellP-WellP+P+N+N+IMD1LinerIMD2M2M1V189編輯ppt提高硅的