2022年芯片EDA行業(yè)研究報告

2022年芯片EDA行業(yè)研究報告

導(dǎo)語

數(shù)?；旌螴C中通常模擬電路是核心，數(shù)字電路用來控制模擬

電路實現(xiàn)特定的算法。在IC設(shè)計部分，EDA軟件主要有模擬

IC和數(shù)字IC的兩大類設(shè)計軟件。

LEDA是“半導(dǎo)體皇冠上的明珠”

1.1.EDA是用于IC設(shè)計生產(chǎn)的工業(yè)軟件

EDA是用來輔助超大規(guī)模集成電路設(shè)計生產(chǎn)的工業(yè)軟件。EDA全

稱是電子設(shè)計自動化(ElectronicDesignAutomation),是指

用于輔助完成超大規(guī)模集成電路芯片設(shè)計、制造、封裝、測試

整個流程的計算機軟件。隨著芯片設(shè)計的復(fù)雜程度不斷提升，

基于先進工藝節(jié)點的集成電路規(guī)模可達到數(shù)十億個半導(dǎo)體器

件，不借助EDA已經(jīng)無法完成芯片設(shè)計。EDA與產(chǎn)業(yè)鏈結(jié)合愈加

緊密，已經(jīng)成為提高設(shè)計效率、加速技術(shù)進步的關(guān)鍵推手。

EDA幾乎涉及集成電路的各個方面。在設(shè)計生產(chǎn)流程方面，EDA

被應(yīng)用在芯片系統(tǒng)的設(shè)計、制造、封裝、測試全流程，涉及給

芯片設(shè)計公司使用的設(shè)計類軟件和給晶圓廠使用的晶圓制造軟

件等。從電子系統(tǒng)層級上看，EDA包括芯片、多芯片模塊和印制

電路(PCB)板多個層級。

圖1:EDA涉及集成電路的各個方面

EDA

數(shù)據(jù)來源：《超大規(guī)模集成電路物理設(shè)計》，CSDN,東吳證券研究所

EDA杠桿效應(yīng)、經(jīng)濟效應(yīng)顯著。根據(jù)ESDAHiance和WSTS數(shù)

據(jù)，2020年全球EDA市場規(guī)模僅為115億美元，卻撬動著4404

億美元市場規(guī)模的半導(dǎo)體行業(yè)。一旦EDA這一產(chǎn)業(yè)鏈基礎(chǔ)出現(xiàn)

問題，整個集成電路產(chǎn)業(yè)都會受到重大影響，EDA行業(yè)也是最容

易被外國“卡脖子”的關(guān)鍵領(lǐng)域。此外，EDA對于節(jié)省芯片設(shè)計

成本有著舉足輕重的作用。根據(jù)加州大學(xué)圣迭戈分校

AndrewKahng教授在2013年的推測，2011年設(shè)計一款消費級應(yīng)

用處理器芯片的成本約4,000萬美元，如果不考慮1993年至

2009年的EDA技術(shù)進步，相關(guān)設(shè)計成本可能高達77億美元，

EDA技術(shù)進步讓設(shè)計效率提升近200倍。以新思科技

(Synopsys)2021年8月推出的EDA設(shè)計平臺DSO.ai為例，

通過引入人工智能，芯片設(shè)計中不需要去完整模擬無數(shù)次可能

的布局，可以讓芯片設(shè)計在研發(fā)成本上減半，研發(fā)時間甚至也

可以從24個月減少到2周。

1.2.EDA的分類

針對不同種類芯片，EDA有不同的工具。集成電路芯片

(IntegratedCircuitChip,簡稱IC)從結(jié)構(gòu)上可以分為數(shù)字

IC、模擬IC和數(shù)?；旌螴C。數(shù)字IC指用于傳遞、加工、處理

數(shù)字信號(0或1的非連續(xù)信號)的IC。模擬IC指處理連續(xù)性

的光、聲音、速度、溫度等自然模擬信號的IC。數(shù)模混合IC指

同時包含模擬電路部分和數(shù)字電路部分的IC。數(shù)模混合IC中通

常模擬電路是核心，數(shù)字電路用來控制模擬電路實現(xiàn)特定的算

法。在IC設(shè)計部分，EDA軟件主要有模擬IC和數(shù)字IC的兩大

類設(shè)計軟件。

從設(shè)計步驟上芯片設(shè)計分為前端設(shè)計和后端設(shè)計。前端設(shè)計和

后端設(shè)計并沒有統(tǒng)一嚴格的界限，根據(jù)具體公司和產(chǎn)品會略有

不同。一般來講用設(shè)計的電路實現(xiàn)想法就是前端設(shè)計；將設(shè)計

的電路制造出來，在工藝上實現(xiàn)想法就是后端設(shè)計。這就好比

修蓋房屋，建筑設(shè)計圖就屬于前端設(shè)計，設(shè)計出房子的外部造

型和內(nèi)部結(jié)構(gòu)；建筑施工圖屬于后端設(shè)計，細化到建筑施工的

步驟、方法和材料的用量、選擇。

圖3:芯片設(shè)計層級

行為級定義電路的功能和外部特性，將點分為若

干個抽象的功能模塊。

電路要描述成相互連接的若干個典型邏輯

系統(tǒng)級精

部件和控制其數(shù)據(jù)傳輸?shù)臓顟B(tài)機。

度

使用硬件描述語言完成，數(shù)字電路都是由寄存器提

RTL級和寄存器之間的組合邏輯電路實現(xiàn)的，寄存器用

來保存數(shù)據(jù)，組合電路用于傳榆數(shù)據(jù)。升

門級描述的電路元件基本是門或與此同級別的

元件。

晶體管級描述的電路元件為最基礎(chǔ)的晶體管。

數(shù)據(jù)來源：CSDN,東吳證券研究所

從設(shè)計維度上芯片設(shè)計可以分為五個層級。設(shè)計類EDA工具根

據(jù)設(shè)計方法學(xué)的不同，按照設(shè)計層級自上而下，可進一步細分

為行為級、系統(tǒng)級、RTL級、門級、晶體管級EDA工具。各層級

EDA工具的仿真和驗證精度依次提升、速度依次降低，其擬實現(xiàn)

的目標和應(yīng)用場景也有所不同。例如高層級的系統(tǒng)和行為級仿

真和驗證主要適用于產(chǎn)品設(shè)計早期的原型驗證，評估產(chǎn)品原型

的性能和功能；最底層的晶體管級仿真和驗證則主要決定了最

終產(chǎn)品的性能和良率。針對于大規(guī)模集成電路，設(shè)計方法往往

從系統(tǒng)和行為級設(shè)計開始，逐層設(shè)計、仿真、驗證和實現(xiàn)，并

輸出可以交付制造的晶體管級版圖信息。

數(shù)字芯片和模擬芯片設(shè)計流程有很大不同。數(shù)字IC設(shè)計主要在

抽象級別上完成，不需要關(guān)注門/晶體管級放置和路由的細節(jié)，

對設(shè)計人員經(jīng)驗要求相對較低。模擬IC設(shè)計通常涉及每個電路

的個性化特點，甚至涉及每個晶體管的大小和細節(jié)，設(shè)計和驗

證更為復(fù)雜，對設(shè)計人員經(jīng)驗要求更高。

從設(shè)計自動化程度上芯片設(shè)計又可以分為全定制、半定制設(shè)

計，全定制主要用于模擬芯片，半定制用于數(shù)字芯片。全定制

設(shè)計是指基于晶體管級，所有器件和互連版圖都用手工生成的

方法。這種設(shè)計的很多工作要由人工完成，不便于直接利用現(xiàn)

存電路的成果，設(shè)計周期較長，成本也高。全定制設(shè)計多用于

模擬IC和數(shù)?；旌螴Co半定制設(shè)計是基于門陣列和標準單元

的，按用戶所需功能，把成熟的、已優(yōu)化的單元連接起來。半

定制設(shè)計成本低、周期短、芯片利用率低，適合于小批量、速

度快的生產(chǎn)，多用于數(shù)字IC。

因S:模擬芯片設(shè)計流程

規(guī)格與架

構(gòu)設(shè)計

前端設(shè)計

電路設(shè)計

電路仿真

版圖設(shè)計

后端設(shè)計版圖驗證

版圖仿真

數(shù)據(jù)來源：CSDN,Synopsys官網(wǎng)，東吳證券研究所

正因為數(shù)字芯片在抽象級別上完成，且對自動化程度要求更

高，因此數(shù)字IC類EDA工具的技術(shù)門檻更高。

1.3.EDA的歷史：從CAD到EDA

第一階段：計算機輔助設(shè)計(CAD)時代。在集成電路應(yīng)用的早

期階段，集成電路集成度較低，設(shè)計、布線等工作由設(shè)計人員

手工完成。20世紀70年代中期開始，隨著芯片集成度的提高，

設(shè)計人員開始嘗試將整個設(shè)計工程自動化，使用計算機輔助設(shè)

計(CAD)進行晶體管級版圖設(shè)計、PCB布局布線、設(shè)計規(guī)則檢

查、門級電路模擬和測試等流程。

第二階段：計算機輔助工程（CAED）時代。1980年卡弗爾?米

德和琳?康維發(fā)表的論文《超大規(guī)模集成電路系統(tǒng)導(dǎo)論》提出

了通過編程語言來進行芯片設(shè)計，是電子設(shè)計自動化發(fā)展的重

要標志。EDA工具也在這個時期開始走向商業(yè)化，全球EDA技術(shù)

領(lǐng)導(dǎo)廠商新思科技（Synopsys）、楷登電子（Cadence）、西門

子EDA（2017年收購的MentorGraphics）分別于1986年、

1988年和1981年在美國成立。

第三階段：電子設(shè)計自動化（EDA）時代。20世紀90年代以后

芯片集成度的不斷提高和可編程邏輯器件的廣泛應(yīng)用給EDA技

術(shù)提出了更高的要求，也促進了EDA設(shè)計工具的普及和發(fā)展，

出現(xiàn)了以高級語言描述、系統(tǒng)級仿真和綜合技術(shù)為特征的EDA

技術(shù)。

第四階段：現(xiàn)代EDA時代。21世紀以來，EDA工具快速發(fā)展，

并已貫穿集成電路設(shè)計、制造、封測的全部環(huán)節(jié)。對于上億乃

至上百億個晶體管規(guī)模的芯片設(shè)計，EDA工具保證了各階段、各

層次設(shè)計過程的準確性，降低了設(shè)計成本、縮短了設(shè)計周期、

提高了設(shè)計效率，是集成電路產(chǎn)業(yè)產(chǎn)能、性能進步的源頭，EDA

工具的發(fā)展加速了集成電路產(chǎn)業(yè)的技術(shù)革新。同時伴隨著智能

手機、4G/5G、物聯(lián)網(wǎng)等技術(shù)的發(fā)展，射頻EDA軟件迎來了發(fā)展

的黃金階段。

1.4.EDA的未來：與先進技術(shù)結(jié)合

后摩爾時代技術(shù)演進驅(qū)動EDA技術(shù)應(yīng)用延伸拓展。后摩爾時代

的集成電路技術(shù)演進方向主要包括延續(xù)摩爾定律、擴展摩爾定

律以及超越摩爾定律三類，主要發(fā)展目標涵蓋了建立在摩爾定

律基礎(chǔ)上的生產(chǎn)工藝特征尺寸的進一步微縮、以增加系統(tǒng)集成

的多重功能為目標的芯片功能多樣化發(fā)展，以及通過三維封

裝、系統(tǒng)級封裝等方式實現(xiàn)器件功能的融合和產(chǎn)品的多樣化。

其中，面向延續(xù)摩爾定律方向，單芯片的集成規(guī)模呈現(xiàn)爆發(fā)性

增長，為EDA工具的設(shè)計效率提出了更高的要求。面向擴展摩

爾定律方向，伴隨邏輯、模擬、存儲等功能被疊加到同一芯

片，EDA工具需具備對復(fù)雜功能設(shè)計的更強支撐能力。面向超越

摩爾定律方向，新工藝、新材料、新器件等的應(yīng)用要求EDA工

具的發(fā)展在仿真、驗證等關(guān)鍵環(huán)節(jié)實現(xiàn)方法學(xué)的創(chuàng)新。

后摩爾時代系統(tǒng)設(shè)計是EDA技術(shù)變化方向。在原有摩爾定律定

義下，芯片性能提升主要來自工藝和架構(gòu)，但工藝制程提升接

近極限，摩爾定律顯著放緩。在此背景下，汽車、人工智能等

領(lǐng)域的大型公司都開始定制自己的片上新系統(tǒng)，將其認定為自

己差異化競爭的關(guān)鍵因素。因此，對于EDA廠商來說，把定位

從芯片設(shè)計轉(zhuǎn)換到基于軟硬件協(xié)同的系統(tǒng)級設(shè)計是未來重要發(fā)

展方向。

AI和云技術(shù)促使EDA更加智能化和自動化。AI智能化的目標是

從現(xiàn)有的EDA使用過程中大幅減少芯片架構(gòu)探索、設(shè)計、布局

布線等重復(fù)性、低創(chuàng)造性工作的人力占比，利用AI算法進行自

動架構(gòu)探索、設(shè)計生成和物理設(shè)計。隨著芯片設(shè)計復(fù)雜度的提

升，數(shù)據(jù)量和計算量直線上升，云技術(shù)的使用使得EDA軟件能

夠具有彈性計算、安全儲存、快速更新等功能，從而滿足大數(shù)

據(jù)量和計算量下的更高使用要求。

平臺化和服務(wù)化?，F(xiàn)有EDA是“工具和IP集合包”，未來有望

發(fā)展為EDA平臺，EDA平臺化將更加方便設(shè)計、制造、測試、封

裝上下游產(chǎn)業(yè)鏈相互溝通，共享資源。同時EDA平臺有望鏈接

不同的設(shè)計、制造等廠商的橫向鏈接，促進生態(tài)建設(shè)。雖然智

能化不斷提升，但仍需要人工支持提供服務(wù)，服務(wù)平臺的構(gòu)建

可以提供專業(yè)的咨詢和設(shè)計服務(wù)以及相關(guān)定制服務(wù)，從而滿足

個性化的需求。

2.全球EDA市場寡頭壟斷，國產(chǎn)EDA市場快速增長

2.1.全球EDA市場平穩(wěn)發(fā)展，三大巨頭壟斷

2020年全球EDA市場規(guī)模為115億美元，已經(jīng)進入平穩(wěn)發(fā)展

期。根據(jù)ESDAlliance數(shù)據(jù)，2020年全球EDA市場規(guī)模為115

億美元，2010-2020年10年復(fù)合增速為8虬根據(jù)

VerifiedMarketResearch數(shù)據(jù)，2028年全球EDA市場規(guī)模有望

達到215.6億美元，2020-2028年8年復(fù)合增速為8.21%。總體

來看，全球EDA市場增速已經(jīng)較為平穩(wěn)。

數(shù)字IC為EDA市場主要構(gòu)成部分。從下游芯片市場情況來看，

數(shù)字芯片占據(jù)大部分市場份額，根據(jù)WSTS數(shù)據(jù)，2020年數(shù)字芯

片市場規(guī)模達到3055.68億美元，占整體集成電路市場的

84.59%O受下游需求的影響，數(shù)字IC構(gòu)成了EDA市場的主要部

分，根據(jù)ESDAlliance數(shù)據(jù)，2019年數(shù)字全流程EDA業(yè)務(wù)規(guī)模

達到36.04億美元，占總體市場的52.8%。

圖9：全球EDA市場規(guī)模2020年為115億美元

■EDA全球市場規(guī)模（億美元）

數(shù)據(jù)來源：ESDAlliance,VerifiedMarketResearch,東吳證券研究所

全球EDA企業(yè)按照業(yè)務(wù)水平可以大致分為三個梯隊。第一梯隊

由Synopsys、Cadence,SiemensEDA三家國際知名EDA企業(yè)組

成。該類企業(yè)業(yè)務(wù)遍布全球，科研實力雄厚，有全流程EDA產(chǎn)

品，在部分領(lǐng)域處于領(lǐng)先地位，2020年收入規(guī)模達到10-40億

美元。第二梯隊以ANSYS、Silvaco、Aldeclnc.,華大九天等

為代表，該類企業(yè)擁有特定領(lǐng)域全流程EDA產(chǎn)品，在局部領(lǐng)域

技術(shù)較為領(lǐng)先，2020年收入規(guī)模處于0.5-5億美元區(qū)間。第三

梯隊以Altium、ConceptEngineering＞概倫電子、廣立微、思

爾芯、DownStreamTechnologies等為代表，該類企業(yè)在EDA上

的布局主要以點工具為主，缺少EDA特定領(lǐng)域全流程產(chǎn)品，

2020年收入規(guī)模低于0.5億美元。

三大巨頭壟斷全球EDA市場。根據(jù)ESDAlliance和前瞻產(chǎn)業(yè)研

究院數(shù)據(jù)，新思科技（Synopsys）、楷登電子（Cadence）與西

門子EDA（2016年收購的MentorGraphics）三大寡頭2020年

全球EDA市場營收份額占比約為70%o三大巨頭是全球僅有的擁

有設(shè)計全流程EDA工具解決方案的企業(yè)，其他企業(yè)缺少布局設(shè)

計全流程工具技術(shù)的實力。

其中，Synopsys（新思科技，美國）一直致力于復(fù)雜芯片系統(tǒng)

（SoCs）的開發(fā)。Synopsys的邏輯綜合工具DC（designcompiler）

和時序分析工具PT（PrimeTime）在全球EDA市場認可度較高。

Cadence（楷登電子科技，美國）產(chǎn)品涵蓋了電子設(shè)計的整個流

程。全球知名半導(dǎo)體與電子系統(tǒng)公司均將Cadence軟件作為其

全球設(shè)計的標準。MentorGraphics（明導(dǎo)國際，2016年被德國

西門子收購）工具雖沒有前兩家全面，但在某些領(lǐng)域，如PCB

（印刷電路板）設(shè)計工具等方面有可圈可點的獨到之處。

全球EDA第一廠商Synopsys（新思科技）。新思科技成立于

1986年，在2008年成為全球營收排名第一的EDA軟件廠商。

2020年新思科技營收為36.85億美元，歸母凈利潤為6.63億

美元，2020年在全球EDA市場的營收份額為32%。新思科技產(chǎn)

品線最為全面，是全球唯一一家覆蓋了從硅的生產(chǎn)制造、芯片

測試、到設(shè)計全流程的EDA公司，公司產(chǎn)品優(yōu)勢體現(xiàn)在數(shù)字前

端、數(shù)字后端和驗證測試等環(huán)節(jié)。

曾經(jīng)的霸主Cadence（楷登電子）。Cadence在1988年由SDA

與ECAD兩家公司兼并而成，Cadence通過一系列收并購，在

1992年成為EDA行業(yè)營收第一名的霸主，但在2008年被

Synopsys超越，2020年營收為26.83億美元，歸母凈利潤為

5.91億美元。Cadence的優(yōu)勢在于模擬和混合信號的定制化電

路和版圖設(shè)計。

MentorGraphics（明導(dǎo)國際，2016年被德國西門子收購）。

MentorGraphics于1981年成立，20世紀90年代遇到經(jīng)營困

境，產(chǎn)品研發(fā)落后于行業(yè)競爭對手，大量長期客戶流失，難以

與其他兩家公司競爭，直到1994年公司組織結(jié)構(gòu)大調(diào)整后，才

重新崛起。MentorGraphics2016年被西門子收購，不再單獨披

露相關(guān)財務(wù)數(shù)據(jù)，2016年營收為12.82億美元，歸母凈利潤為

1.55億美元。MentorGraphics在物理驗證和PCB領(lǐng)域優(yōu)勢明

顯。

圖14:Synopsys2018-2020年營收拆分

數(shù)據(jù)來源：Wind,東吳證券研究所

2.2.中國EDA市場增長迅速，國產(chǎn)化率極低

與國際市場相比，中國EDA市場規(guī)模增速更快。根據(jù)賽迪智庫

數(shù)據(jù)，2018年，我國EDA市場總銷售額為44.9億元，而到

2020年我國EDA市場銷售額已經(jīng)達到66.2億元，2年復(fù)合增速

為21.42%,遠高于全球市場營收規(guī)模2018-2020年2年9%的復(fù)

合增速。

中國EDA市場國產(chǎn)化率極低，三大巨頭仍然壟斷。雖然中國EDA

市場營收規(guī)模增速遠高于全球增速，但由于我國EDA廠商起步

較晚，在產(chǎn)品性能與生態(tài)協(xié)同方面均處于劣勢，國內(nèi)市場份額

大多為國外廠商所占據(jù)。根據(jù)賽迪智庫和前瞻產(chǎn)業(yè)研究院數(shù)

據(jù)，2020年國際EDA三大巨頭Synopsys,Cadence和

SiemensEDA在我國合計營收規(guī)模市場份額占比為78%,國產(chǎn)廠

商占比不到15樂國產(chǎn)化率極低，國產(chǎn)替代空間廣闊。

圖19:2018-2020年我國EDA市場銷售額增長迅速

數(shù)據(jù)來源：賽迪智庫，東吳證券研究所

2.3.IP業(yè)務(wù)是EDA新增長極

計算機輔助工程(CAE)和IP為EDA市場業(yè)務(wù)主要構(gòu)成部分。

EDA市場業(yè)務(wù)主要可以細分為計算機輔助工程(CAE)、IC物理

設(shè)計及驗證、PCB與多芯片模塊以及半導(dǎo)體IP核等。根據(jù)

ESDAlliance數(shù)據(jù)，從細分領(lǐng)域看，EDA各細分領(lǐng)域營收占比基

本保持穩(wěn)定，2020年占據(jù)市場規(guī)模較大的部分為CAE與IP,兩

者合計占比達到近67%。其中CAE

(ComputerAidedEngineering)主要包括電子系統(tǒng)級設(shè)計及綜

合驗證、設(shè)計輸入、邏輯驗證、模擬和混合信號模擬器、形式

驗證、時序/仿真分析以及測試/測試自動化設(shè)計。IP

(IntellectualPropertyCore)是芯片設(shè)計圖中具有獨立功能

電路模塊的成熟設(shè)計。設(shè)計師可以把成熟的IP模塊設(shè)計應(yīng)用于

多個復(fù)雜的芯片的電路設(shè)計圖中，能避免復(fù)雜和重復(fù)的設(shè)計工

作，縮短設(shè)計周期，提高芯片設(shè)計的成功率。IP業(yè)務(wù)從2010年

開始在EDA市場營收占比開始不斷增長，到2020年已經(jīng)達到

35.22%,成為了營收占比最大的業(yè)務(wù)領(lǐng)域。

IP已經(jīng)成為海外EDA公司的重要收入。Synopsys和Cadence的

IP收入占總營收比重逐年增長，尤其是Synopsys,2020年，

Synopsys的IP收入占總營收比重已經(jīng)達到33%。Synopsys對

于IP業(yè)務(wù)的布局，更加穩(wěn)固了其在EDA市場全球領(lǐng)先的地位。

三大巨頭中的MentorGraphics對于IP的定位不同，于2004年

就選擇退出IP市場，也一定程度上導(dǎo)致了最終被Siemens收購

的結(jié)局。

圖22:2008-2020年全球EDA市場細分領(lǐng)域業(yè)務(wù)占比情況

100%

90%

80%

70%

60%IIIIIIIIIII

50%

40%

30%

20%

10%

0%

2I0102I011I2012I2013I2014I2015I2016I2017I2018I2019I2020

■服務(wù)?IPPCB和MCM■物理設(shè)計及臉證?CAE

數(shù)據(jù)來源：ESDAlliance,東吳證券研究所

3.從美國EDA強盛之路看EDA產(chǎn)業(yè)發(fā)展規(guī)律

3.1.政府支持是基石

美國國家科學(xué)基金每年提供大量資金支持。美國國家科學(xué)基金

(NSF)主要負責(zé)促進突破性的發(fā)現(xiàn)，據(jù)IEEE數(shù)據(jù)，美國國家

科學(xué)基金(NSF)在1984年至2015年間共支持了1190個與

EDA強相關(guān)的研究課題，每年投資額大約在800萬美元到1200

萬美元。

半導(dǎo)體研究聯(lián)盟促進企業(yè)集中技術(shù)創(chuàng)新。除NSF外，半導(dǎo)體研

究聯(lián)盟(SRC)也為美國EDA行業(yè)的發(fā)展提供了幫助。SRC是世

界領(lǐng)先的大學(xué)半導(dǎo)體和相關(guān)技術(shù)研究聯(lián)盟，是推動美國半導(dǎo)體

共性技術(shù)發(fā)展的關(guān)鍵性力量。其行業(yè)合作伙伴包括應(yīng)用材料公

司AM、格羅方德GLOBALFOUNDRIES、IBM、英特爾公司、美光科

技公司、雷神公司、德州儀器公司和聯(lián)合技術(shù)公司。SRC在整合

行業(yè)資源、專注于共性的“競爭前”領(lǐng)域起到了關(guān)鍵作用，各

家EDA企業(yè)通過SRC將研究資金聚集起來集中力量進行產(chǎn)業(yè)共

性技術(shù)創(chuàng)新。

NSF與SRC相互合作幫助企業(yè)渡過初期難關(guān)。NSF資助的EDA研

究項目主要為剛剛起步、較為初期的階段，在項目技術(shù)成熟度

逐漸提高后，SRC成為了接棒者，繼續(xù)給予支持。EDA是技術(shù)密

集型行業(yè)，前期需要大量的研發(fā)投入，商業(yè)回報較小，需要像

NSF、SRC這樣的政府機構(gòu)給予支持。

美國DARPA實行ERI計劃為EDA企業(yè)持續(xù)賦能。為迎接后摩爾

定律的挑戰(zhàn)，美國國防高級研究計劃局(DAPRA)于2017年啟

動電子復(fù)興計劃(ERI),在隨后2018-2023年內(nèi)投資約15億

美元，旨在解決半導(dǎo)體技術(shù)的發(fā)展瓶頸，2020年美國兩黨兩院

建議追加20億美元用于ERI計劃。ERI計劃主要聚焦于三個重

點方向：材料和集成、架構(gòu)和設(shè)計，其中設(shè)計部分可以拆分為

IDEA與POSH兩部分。2018年7月，美國首屆“ERI”峰會召

開，會議選出了ERI第一批入圍扶持項目。其中，Cadence獲得

了IDEA項目2410萬美元的補貼，該項目致力于創(chuàng)建一個“無

需人工參與”的芯片布局規(guī)劃生成器。Synopsys獲得了POSH項

目610萬美元的補貼，該項目旨在用開源的方式，實現(xiàn)復(fù)雜SoC

的低成本設(shè)計。

注重大學(xué)研究，建立大學(xué)研究中心網(wǎng)絡(luò)，為大學(xué)提供充足資金

支持。2013年，SRC公布了STARnet計劃，與美國國防部高級

研究計劃局（DARPA）投資的大學(xué)研究中心網(wǎng)絡(luò)，跨越24個州

的42所大學(xué)，計劃在2013-2018年向六個大學(xué)研究中心投資

L94億美元，重點研究下一代微電子技術(shù)。STARnet計劃所研

究的技術(shù)可能至少在未來10T5年內(nèi)都不會具有商業(yè)可行性，

但成員們將能夠?qū)Ξa(chǎn)生的IP進行再授權(quán)。STARnet計劃是對

“焦點中心研究計劃（FCRP）”的延續(xù)。2008年，全國共有5個

FCRP中心，其中GSRC和C2s2中心與EDA項目直接相關(guān)，來自

這兩個中心的與EDA相關(guān)的資金估計在400萬美元到500萬美

元之間。同時在2018年DARPA發(fā)布的ERI第一批資助名單中，

IDEA與POSH計劃提供給各入圍大學(xué)共計約6000萬美元。

圖24:NSF和SRC協(xié)助EDA企業(yè)跨過創(chuàng)新死亡谷

資

源

投

、

數(shù)據(jù)來源：NSFDirectoratefbrEngineering,東吳證券研究所

3.2.人才、技術(shù)和生態(tài)是EDA行業(yè)的核心競爭要素

人才是EDA發(fā)展的核心。EDA軟件涉及半導(dǎo)體、數(shù)學(xué)、芯片設(shè)計

三方面知識，需要掌握這三方面知識的復(fù)合人才。根據(jù)新思科

技中國區(qū)副總經(jīng)理陳志昌先生所言，培養(yǎng)一個EDA人才不容

易，從高校課題研究到能夠真正實踐從業(yè)，往往需要十年的時

間。根據(jù)第23屆中國集成電路制造年會披露數(shù)據(jù)，全球EDA行

業(yè)從業(yè)人數(shù)僅有4萬人左右，因此EDA人才培養(yǎng)體系十分重

要。

以新思科技為例，新思科技注重人才培養(yǎng)，其人才培養(yǎng)戰(zhàn)略包

括新思科技大學(xué)課程體系、新思科技大學(xué)計劃以及積極參與國

家人才戰(zhàn)略等方面。新思科技開發(fā)了一套集成電路設(shè)計全套教

程，包括131門本科及研究生課程、24門訓(xùn)練課程、37門講座

及實驗，適用于集成電路相關(guān)專業(yè)的大學(xué)本科和碩士研究生。

從EDA人才培養(yǎng)成果上看，僅2019-2020年這一年時間內(nèi)，已

有30000人參與到了新思科技人才項目當中，20所國內(nèi)高校與

新思科技建立了人才培養(yǎng)相關(guān)合作。

持續(xù)研發(fā)是EDA發(fā)展的動力。EDA軟件是算法密集型的大型工業(yè)

軟件系統(tǒng)，EDA開發(fā)需要涉及到計算機、物理、數(shù)學(xué)等多方面知

識。芯片設(shè)計更迭速度不斷加快，EDA軟件公司需要不斷加大研

發(fā)投入，確保自己技術(shù)領(lǐng)先。同時，EDA巨頭們正是憑借大量的

知識產(chǎn)權(quán)保持領(lǐng)先地位。全球三大巨頭壟斷的格局在2000年后

就較為穩(wěn)定，2010-2020年三大巨頭營收年復(fù)合增速都接近

10%,但仍然保持著30240%的研發(fā)費用率，個別年份超過

40%o2020年，Synopsys和Cadence的研發(fā)費用分別高達13億

和10億美元，幾乎是2020年中國EDA市場銷售規(guī)模的兩倍。

國27:2019-2020年Synopsys人才項目成果

2019~2020年新思科技人才項目成果

30,000人??■■MA才事日20所zewm人才?日

366?a±JUBTtt*/TA?1N

?■.???????工??人才■■■■???

，?=X*M*V?tt?/X舜A?tH??NI

4今目15tM水■■及■綠??

?戶?爾?.?M?

人M..?■.—k??MtVa,.MM

數(shù)據(jù)來源：Synopsys官網(wǎng)，東吳證券研究所

產(chǎn)業(yè)鏈協(xié)同是EDA發(fā)展的保障。芯片設(shè)計的先進工藝是由晶圓

廠、設(shè)計公司和EDA軟件廠商共同推進的成果。晶圓廠從材

料、化學(xué)、工藝過程等制造步驟來尋求工藝突破；EDA公司借助

晶圓廠的測試數(shù)據(jù)和工藝細節(jié)文件來改進EDA軟件；芯片設(shè)計

公司使用新的EDA模型進行設(shè)計、試生產(chǎn)，反饋到晶圓廠和EDA

公司改善制造工藝和軟件模型。晶圓廠、EDA軟件公司、設(shè)計公

司相輔相成，互相合作，共同推進技術(shù)進步。

其中，PDK(ProcessDesignKit)是溝通IC設(shè)計公司、代工廠

與EDA廠商的橋梁。具體來說，PDK是一組描述半導(dǎo)體工藝細節(jié)

的文件，供芯片設(shè)計EDA工具使用?？蛻魰谕懂a(chǎn)前使用晶圓

廠的PDK,確保晶圓廠能夠基于客戶的設(shè)計生產(chǎn)芯片，保證芯片

的預(yù)期功能和性能。PDK包含了反映制造工藝基本的元素：晶體

管、接觸孔、互連線等，包括設(shè)計規(guī)則文件、電學(xué)規(guī)則文件、

版圖層次定義文件、SPICE仿真模型、器件版圖和期間定制參

數(shù)。完善的產(chǎn)業(yè)鏈使得客戶的PDK可以給予EDA廠商充分反

饋，使廠商根據(jù)PDK改進產(chǎn)品以滿足客戶需求。獲得更全、更

新的PDK也往往成為頭部EDA廠商的比較優(yōu)勢。

圖28:EDA全球三巨頭2006-2020年保持高研發(fā)費用率

數(shù)據(jù)來源：Bloomberg,東吳證券研究所

3.3,并購是EDA廠商擴張的重要手段

并購是EDA企業(yè)成長的最佳選擇。全球三大巨頭的成長史就是

一部并購史，其中全球EDA巨頭Synopsys自1986年成立至

2021年4月，共完成112起收并購案。并購在EDA行業(yè)如此興

盛的原因有：

1）行業(yè)小細分領(lǐng)域繁多。根據(jù)ESDAlliance和WSTS數(shù)據(jù)，

2020年全球EDA行業(yè)市場規(guī)模只有115億美元，相比于下游半

導(dǎo)體行業(yè)4404億美元的市場規(guī)模，是一個“小行業(yè)”，但由于

EDA軟件要服務(wù)于芯片設(shè)計生產(chǎn)的整個產(chǎn)業(yè)鏈，EDA的技術(shù)流程

很長，需要種類繁多的點工具相互配合形成工具鏈，同時，客

戶希望EDA廠商能夠提供整體解決方案。2）技術(shù)更新迭代速度

快。在摩爾定律的驅(qū)動下，芯片更新?lián)Q代速度很快，新技術(shù)不

斷涌現(xiàn)，作為上游設(shè)計軟件的EDA廠商每年也要投入大量的研

發(fā)資金來適應(yīng)技術(shù)的革新上，但還是會有很多創(chuàng)業(yè)公司創(chuàng)造出

全新的點工具。行業(yè)小細分領(lǐng)域繁多，客戶又希望EDA廠商提

供完整解決方案，于是EDA廠商在不斷想辦法補全自己產(chǎn)業(yè)

鏈。但技術(shù)的快速迭代，行業(yè)內(nèi)不斷有小公司帶著創(chuàng)新點工具

出現(xiàn)，行業(yè)小導(dǎo)致自研技術(shù)去取代這些公司成本較高，并購是

最佳選擇。

Cadence通過并購成為一代霸主。Cadence于1989年收購

Verilog是其最為重要的一次并購，通過這次并購Cadence成

功解決了復(fù)雜度帶來的芯片性能驗證問題，也標志著EDA從設(shè)

計領(lǐng)域，拓展進入了軟件模擬和硬件仿真領(lǐng)域，設(shè)計與仿真能

夠通過使用同一家公司的不同套軟件來完成。2001年Cadence

收購SiliconPerspective,將IC布局工具和SI分析工具收入

囊中，為下一代布局布線做技術(shù)儲備；2002年收購Simplex,

補足寄生參數(shù)提取和分析方面的能力；同年收購IBM硬件仿真

業(yè)務(wù)，真正占領(lǐng)硬件仿真高地。

圖31:三大巨頭自成立至2021年4月收并購次數(shù)

Synopsys通過并購超越Cadence,鑄就全球EDA龍頭地位?？v

觀Synopsys的發(fā)展歷史，不僅通過大量的并購?fù)晟屏斯緲I(yè)

務(wù)，實現(xiàn)了全流程覆蓋，同時也通過數(shù)次關(guān)鍵并購從而直接在

與剩余兩大巨頭的競爭中脫穎而出，成為全球EDA龍頭。根據(jù)

芯思想數(shù)據(jù)，2002年，Synopsys以8.3億美元收購與Cadence

結(jié)束專利訴訟的Avanti,從而成為EDA歷史上第一家可以提供

頂級前后端完整IC設(shè)計方案的領(lǐng)先EDA工具商。這場收購改變

了傳統(tǒng)上“Synopsys占前端，Cadence占后端”的格局，讓

Synopsys在進入到后摩爾定律時代之前完成基石技術(shù)的布局。

4.國產(chǎn)EDA星星之火可以燎原

4.1.從中外對比看國產(chǎn)EDA現(xiàn)狀

海外EDA產(chǎn)品矩陣更全。從EDA產(chǎn)品矩陣的完整度來看，根據(jù)

我們測算，EDA工具鏈大約有40個細分領(lǐng)域，國內(nèi)廠商尚未如

國際三大家一樣實現(xiàn)EDA全流程、全細分領(lǐng)域的覆蓋。截至

2021年12月，國產(chǎn)EDA龍頭華大九天，也僅能夠?qū)崿F(xiàn)模擬芯片

設(shè)計和平板設(shè)計全流程覆蓋，覆蓋率約為40%,其他國產(chǎn)EDA廠

商產(chǎn)品多為點工具，尚不能為客戶提供特定領(lǐng)域全流程產(chǎn)品服

務(wù)。

海外EDA產(chǎn)品支持的工藝更先進。從EDA產(chǎn)品的技術(shù)先進性

看，國際三大巨頭產(chǎn)品能支持的最先進工藝已經(jīng)達到2nm,而國

內(nèi)廠商僅有部分產(chǎn)品支持較先進的工藝制程。如華大九天的模

擬設(shè)計全流程工具中，僅有一款電路仿真工具支持5nm制程，

其余僅支持28nm制程，思爾芯的EDA產(chǎn)品僅支持10nm制程。

IP已經(jīng)成為海外EDA公司的重要收入，但國產(chǎn)EDA公司尚未大

規(guī)模布局。EDA三巨頭中的Synopsys和Cadence同樣也是IP

市場的巨頭，Synopsys和CadencelP市場營收規(guī)模占有率為全

球第二和第三，僅次于ARM。相比之下，國產(chǎn)EDA廠商大多還在

研制EDA工具，未布局IP產(chǎn)品。隨著集成電路產(chǎn)業(yè)的不斷發(fā)

展，IP的作用會愈發(fā)顯著，國內(nèi)外的EDA公司在IP的發(fā)展上已

經(jīng)產(chǎn)生了較大差距。

海外EDA產(chǎn)品先發(fā)優(yōu)勢明顯，客戶粘性較高。從20世紀70年

代，軟件被用于輔助芯片設(shè)計算起，國外EDA產(chǎn)業(yè)已經(jīng)發(fā)展近

50年，先發(fā)優(yōu)勢明顯，技術(shù)、生態(tài)和客戶使用習(xí)慣均較為完

善。另外，2021年先進制程芯片流片費用已經(jīng)高達數(shù)億元人民

幣，EDA工具選擇關(guān)乎流片的成功率，客戶更換EDA工具帶來的

風(fēng)險極高，當客戶使用國產(chǎn)EDA跑出數(shù)據(jù)與國際巨頭EDA工具

不一致時，甚至需要國產(chǎn)廠商對結(jié)果進行解釋。

國內(nèi)EDA專業(yè)人才數(shù)量匱乏，且多數(shù)任職于外資EDA企業(yè)。根

據(jù)賽迪智庫數(shù)據(jù)，2020年我國EDA行業(yè)從業(yè)人員數(shù)量約為4400

人,其中本土EDA企業(yè)總?cè)藬?shù)約2000人。雖然相比2018年的

700人有了大幅度的增長，但是相比于海外還是存在較大差距。

根據(jù)第23屆中國集成電路制造年會披露數(shù)據(jù)，全球EDA行業(yè)從

業(yè)人數(shù)在4萬人左右，而截至2021年12月，僅Synopsys員工

數(shù)量就達到了1.5萬人以上。

我國EDA儲備人才培養(yǎng)體系不夠完善。海外EDA培養(yǎng)體系較為

成熟，2015年，美國SRC公布了STARnet計劃，計劃在五年內(nèi)

向六個大學(xué)研究中心投資L94億美元，其中多個項目直接與

EDA相關(guān)。Synopsys進入中國以來，已經(jīng)與清華大學(xué)、東南大

學(xué)、華中科技大學(xué)等知名高校合作，為其提供軟件支持，成立

合作交流中心。我國目前僅有少數(shù)院校擁有EDA方向的研究和

人才培養(yǎng)計劃，國產(chǎn)EDA公司與高校的合作也是剛剛開始，人

才培養(yǎng)體系還不夠完善。

圖35:Synopsys和Cadence也是全球IP巨頭

■ARM

■Synopsys

Cadence

■Imagination

■Ceva

■Verisilicon

■Achronix

°Rambus

■cMcmory

■WavesComputing

■SST

■其他

數(shù)據(jù)來源：IPnest,東吳證券研究所

注：從內(nèi)到外分別為2017、2018、2019,2020年各公司全球IP市場營收占比數(shù)據(jù)

海外半導(dǎo)體產(chǎn)業(yè)鏈協(xié)同更加緊密。EDA軟件不是獨立發(fā)展的，

EDA需要與芯片設(shè)計廠商和晶圓制造廠共同協(xié)作，打磨產(chǎn)品，推

進技術(shù)的進步。海外半導(dǎo)體產(chǎn)業(yè)鏈齊全，有英偉達、英特爾和

AMD等頭部芯片設(shè)計廠商，也有三星、臺積電、格羅方德等大型

晶圓制造廠。合作伙伴們本身都是細分賽道的龍頭企業(yè)，在產(chǎn)

業(yè)鏈中扮演關(guān)鍵角色，強強協(xié)同下更能提升EDA產(chǎn)品的競爭

力。

海外EDA并購?fù)寥婪饰?。EDA三大巨頭主要通過并購補全自身產(chǎn)

業(yè)鏈，并購需要的不僅僅是資金，還有可供并購的優(yōu)質(zhì)標的群

體。根據(jù)crunchbase數(shù)據(jù)，2020年，海外共有600多家（美

國200多家），這為巨頭并購提供了豐沃的土壤，相比之下國

內(nèi)僅有幾十家EDA國產(chǎn)企業(yè)，一定程度上也制約了國內(nèi)EDA產(chǎn)

業(yè)的發(fā)展。

4.2.EDA國產(chǎn)化勢在必行

中美科技脫鉤，趨勢愈演愈烈。美國不僅繞開世界貿(mào)易組織，

直接對正在崛起的中國施加額外貿(mào)易關(guān)稅，而且在科技領(lǐng)域也

針對“中國制造2025”等采