Encounter-快速入門教程

Ecounter

快速入門教程1.1.數(shù)據(jù)準備必要數(shù)據(jù)：A.綜合后Verilog網(wǎng)表，通常以.v結尾；B.標準單元LEF庫文件；可選數(shù)據(jù)：A.IO/Pin位置配置文件；B.MMMC等。。。

2.Encounter標準流程極簡流程DesignImportCreateFloorplanPowerPlanPlaceRouteEND3.2.啟動Encounter工作目錄管理:假設工程名稱為project，在project下新建lib、work文件夾xxx/project/lib〔存放各種庫文件〕xxx/project/work〔工作數(shù)據(jù)區(qū)〕在work下翻開翻開終端：輸入encounter不能加“&〞，回車4.3.菜單簡介File：各種數(shù)據(jù)文件保存、導入Edit：各種數(shù)據(jù)屬性編輯修改Floorplan：布局設置Power：配置電源/地Place：放置標準單元

Route：布線器Option：配置Encounter各項屬性5.4.ImportDesignFile–ImportDesign添加verilog網(wǎng)表文件和Topcellname添加標準單元LEF庫添加IO配置文件，可選項強大的幫助文檔，一切不懂都可以從help中找到答案6.File–ImportDesignAdvanced頁：選擇Power項，添加PowerNets：GroundNets：保存設置：Save可將本次的設置保存到一個文件中，下次再Load的這個文件即可。7.

8.5.Floorplan規(guī)劃設置Die的面積、長寬、利用率等建立一個初始化的Floorplan9.5.1SpecifyFloorplan：BasicSize：指定大小Die/IO/CoreCoordinates：通過Die/IO/CoreCoordinate來指定大小。有兩種方式來設定die的大?。骸鬋oresizebyAspectRatio◆CoreSizebyWidthandHeightCoreMargins也是有兩種方式◆CoretoDieBoundary◆CoretoIOBoundaryCore邊界一般都是需要的，用來放置PowerRing，與其他模塊的隔離區(qū)10.5.2Specify—Floorplan：Advanced設置標準單元陣列排布方式選擇Site；改變Rows設置改變Rowsspacing改變Rowheight改變底部IO的排列方向11.6.設置IO的位置啟動PinEditor：Edit—PinEditor1選擇要設置的Pin2.設定放置邊界，層次3.設置起始位置、間距12.6.2導出IO配置文件File—Save—I/OFile保存為.io文件，方便下次導入使用，或者添加在ImportDesign中IO設置中Note:Encounter的每一步操作都可以保存到一個記錄文件中，如果要恢復只需load這個文件就可以：File—LoadFile—Save

所以每一個關鍵操作后都要單獨保存，如SpecifyFloorplan、PowerPlan、Place、Route等13.7.配置電源、地Power菜單添加外圍供電環(huán)路添加StdCellRows的供電線路14.7.1AddRing：Basic添加電源/地的節(jié)點名稱設置Ring的類型設置縱向、橫向的layer、width、spacing等15.7.2AddRing：Advanced選擇Die的哪一邊需要添加Ring最后OK確認16.7.3AddStripe：添加電源/地節(jié)點名稱，配置線寬、間距以及層次使用設置每一組Stripe的pitch設置Stripe的起始和結束位置最后OK確認17.完成后RingStripe18.8.Place&Route8.1放置標準單元Place—PlaceStandardCellRunFullPlacement：放置全部RunIncrementalPlacement：放置增加的設置CPU個數(shù)以增加place的速度IncludePre-PlaceOptimization：放置前優(yōu)化netlistIncludeIn-PlaceOptimization：在放置優(yōu)化Timingconstraints19.Place之后〔無Stripe和Top/BottomRing〕20.8.2RouteSpecialRoute：

連接Cell、block、Pad的電源和地到全局電源地。TrialRoute：

快速的布線，提取參數(shù)用于時序分析；

用于分析布線阻塞情況；

不完全布線，DRC&LVS不一定會通過；NanoRoute：

精細完整的布線MixedSignal：

基于圖形的布線器

適用于小型的定制block；21.SpecialRoute選擇需要布線的節(jié)點和端口選擇布線層次最后確認22.23.8.3NanoRoute勾選GlobalRouteDetailRoute設置CPU核心數(shù)，增加布線速度Route—NanoRoute—Route24.布線結果在終端下可看到布線的結果，如果有違反，需重復Place—Route過程，直到violation為零，如果錯誤較少，也可以手工修改，翻開：Tools—ViolationBrowser查看詳細情況。25.8.4添加Filler

在Rows的空白處添加Nwell/Ntap、Ptap，保證Rows的DRC&LVS通過。Filler一般為縱向布線Pitch的整數(shù)倍

Place—AddPhycicalCell—AddFiller選擇Fillercell如果有DRCViolation導致不能添加，需把Mode選項里面的PerformDRCViolationChecking去掉AddFiller也可以在Place完成之后添加26.9.導出數(shù)據(jù)選擇輸出的數(shù)據(jù)類型填寫輸出數(shù)據(jù)的名稱Layermap文件，對應到PDK的layer層次輸出數(shù)據(jù)的庫名稱數(shù)據(jù)Topcellname27.MapFile范例：##layernamelayer屬性 streamlayernumberdatatypenumber

A1 NET 7 0 A1 SPNET 7 0 A1 PIN 7 0 A1 FILL 7 0 A1 VIA 7 0 A1 VIAFILL 7 0 NAME A1/PIN