基于流水線技術(shù)構(gòu)成模型計算機的實驗

《組成原理》課程設(shè)計報告題目基于流水線技術(shù)構(gòu)成模型計算機的實驗學(xué)生姓名學(xué)號專業(yè)班級指導(dǎo)老師設(shè)計日期指導(dǎo)老師評閱意見：評閱成績：簽名：目錄一.課程設(shè)計的目的2二.課程設(shè)計的內(nèi)容21、RSIC處理器設(shè)計的一般原那么22、本實驗中RISC處理器指令系統(tǒng)的定義23、基于RSIC處理器的流水方案設(shè)計原理3三、大規(guī)模集成電路CPLD器件內(nèi)部設(shè)計6四、課程設(shè)計的連線6五、課程設(shè)計的步驟7六、性能評價7七、附錄〔10頁-16頁〕或參考資料8八、課程設(shè)計總結(jié)〔心得〕8一、課程設(shè)計的目的1、在掌握RSIC處理器構(gòu)成的模型機實驗根底上，進一步將其構(gòu)成一臺具有流水功能的模型機。2、RSIC處理器的五條根本指令為例，并編寫相應(yīng)的微程序，掌握流水概念。二、課程設(shè)計的內(nèi)容1、RSIC處理器設(shè)計的一般原那么：A．確定指令系統(tǒng)時，只選用使用頻率很高的那些指令，在此根底上增加少量能有效支持操作系統(tǒng)和高級語言實現(xiàn)及其它功能的最有用指令。B．大大減少系統(tǒng)采用的尋址方式種類，一般不超過兩種，簡化指令格式，使之限制在1~2種之內(nèi)，并讓全部指令都具有相同的長度。C．所有指令都在一個機器周期內(nèi)完成。D．?dāng)U大通用通用存放器個數(shù)，盡可能減少訪存操作，所有指令中只有存〔STORE〕、取〔LOAD〕指令才可訪問，其它指令的操作一律都在存放器間進行。E．為了提高執(zhí)行速度，大局部指令都采用硬聯(lián)控制實現(xiàn)，少量采用微程序?qū)崿F(xiàn)。2、本實驗中RISC處理器指令系統(tǒng)的定義A．選用使用頻率比較高的五條根本指令：MOV、ADD、STORE、LOAD、JMPB．尋址方式采用存放器尋址及直接尋址兩種方式。C．指令格式采用單字節(jié)及雙字節(jié)兩種格式：操作碼操作碼RsRd743210A操作碼A操作碼RsRd743210其中Rs或Rd為不同狀態(tài),那么選中不同存放器:Rd存放器Rd存放器001DR0DR1Rs或Rd存放器0110R0R1R2MOV、ADD兩條指令為單周期執(zhí)行完成。STORE、LOAD、JMP三條指令為雙周期執(zhí)行完成。在STORE、LOAD兩條指令里，A為存或取數(shù)的直接地址；在JMP指令里，A為轉(zhuǎn)移地址的立即數(shù)。3、基于RSIC處理器的流水方案設(shè)計原理：A．本模型采用的數(shù)據(jù)通路圖如下圖：ALUALUDR1DR2R0R2R1R0_BR1_BR2_BLDR0LDR1LDR2LDDR1LDDR2S3S2S1S0MCNALU_BLOADD245PCAR暫存2暫存1譯碼器245IR1預(yù)取部件控制信號產(chǎn)生IR2執(zhí)行部件控制信號產(chǎn)生T1LDAC2CRLDAC1ALOADLDPCWRT4T2B.流水模型機工作原理示意圖指令執(zhí)行控制指令分析控制指令執(zhí)行控制指令分析控制執(zhí)行執(zhí)行指令鎖存及譯碼分析結(jié)果鎖存及譯碼分析結(jié)果時間T取指、譯碼、操作數(shù)形成執(zhí)行指令本實驗的流水模型機采用兩級流水，將系統(tǒng)分為“指令分析部件〞和“指令行部件〞，各部件的執(zhí)行周期均為一個機器周期。如上圖所示：“指令分析部件〞主要是取指、譯碼、操作數(shù)形成，IR1將指令碼鎖存，譯碼產(chǎn)生出分析部件所需的控制信號，形成操作數(shù)，在機器周期結(jié)束時，也就是T4的下沿將指令碼遞推到IR2鎖存指令碼后，就會譯碼出執(zhí)行部件所需的控制信號，完成指令的執(zhí)行。與此同時分析部件完成了下一條指令的分析。以上的過程反響出了流水技術(shù)在“時空〞上的并行性。除第一個周期外，其它周期兩個部件都是同時工作的，每個周期都會有一個結(jié)果輸出。“指令分析部件〞的設(shè)計主要采用了PC專用通路和兩級暫存技術(shù)，PC專用通路是為訪存指令預(yù)取操作數(shù)地址而用，暫存器是有來暫存操作數(shù)地址，設(shè)計兩級暫存可以防止連續(xù)兩條訪存指令帶來的沖突。如果是一級暫存，在分析第一條訪存指令時，在T3時刻將操作數(shù)地址存入暫存。在下一周期里執(zhí)行該訪存指令，同時分析第二條訪存指令，第一條訪存指令的操作數(shù)地址要在T4時刻才用到，但是T3時刻已經(jīng)被分析的第二條訪存指令的操作數(shù)地址復(fù)蓋，這樣就起了沖突。兩級暫存可解決這問題?！爸噶顖?zhí)行部件〞采用實驗線路板上的“低８位運算器模塊〞和“存放器堆模塊〞兩個單元。下面介紹一下流水方案的邏輯實現(xiàn)。將一個機器周期分成四個節(jié)拍，分別為Ｔ１、Ｔ２、Ｔ３、Ｔ４。首先在Ｔ１時刻的上沿，程序計數(shù)器ＰＣ將操作碼地址打入地址存放器ＡＲ〔ＰＣ－>ＡＲ〕；然后在Ｔ２時刻的上沿，ＰＣ＋１并且將指令的操作碼打入指令存放器；如果是單字節(jié)指令，如ＭＯＶ、ＡＤＤ指令，到此已經(jīng)完成了指令的預(yù)取及分析，如果是雙字節(jié)指令，如ＳＴＯＲＥ、ＬＯＡＤ指令〔ＪＭＰ指令除外〕，在Ｔ３時刻的上沿選中ＰＣ專用通路，將操作數(shù)地址打入暫存１中保存，ＪＭＰ指令那么將轉(zhuǎn)移地址直接打入ＰＣ中；在Ｔ４時刻的上沿，ＰＣ＋１〔ＪＭＰ指令那么不加１〕并且將暫存１的數(shù)據(jù)打入暫存２中保存；在Ｔ４的下沿將控制信號鎖存。這時雙字節(jié)指令的預(yù)取及分析也完成。在下一個機器周期的Ｔ４時刻完成指令的執(zhí)行。“指令分析部件〞同時預(yù)取分析下一條指令。Ｃ.本實驗的指令系統(tǒng)如下：ＭＯＶＭＯＶ００００ＲsRdＡＤＤＡＤＤ０００１RdＪＭＰＪＭＰ００１０ＡＬＯＡＤＬＯＡＤ００１１ＲdＡSTORESTORE０１００RsＡD.本實驗的程序如下：地址〔Ｈ〕內(nèi)容〔Ｈ〕助記符說明００３０LOAD［80］,R0[80]－>R0０１８００２００MOVR0,DR1R0－>DR1０３０３MOVR0,DR２R0－>DR２ ０４１０ADDDR1,DR2,R0 DR1+DR2－>R0０５４０STORER0,[82]R0－>[82]０６８２０７２０JMP0000H－>PC０８００1本實驗除“指令指令執(zhí)行部件〞為實驗線路板上的“低８位運算器模塊〞和“存放器堆模塊〞兩個單元電路構(gòu)成外，其余全部由一片ＣＰＬＤ〔１０３２Ｅ〕芯片設(shè)計，輸入設(shè)備、輸出設(shè)備、ＲＡＭ及時序仍由實驗板提供。在本實驗設(shè)計中，00H～7FH為存儲器地址,80H為輸入單元端口地址,82H為輸出單元端口地址。三、大規(guī)模集成電路CPLD器件內(nèi)部設(shè)計詳細設(shè)計文件見隨機軟件四、課程設(shè)計的連線拔掉J1,J3,J4,J6,J9,,J13,J14,J15,J18,J20-J22,J24短路塊83連J1(alub中間)9連J3(LDDR1)10連J4(LDDR2)26連J13(LDR0)29連J14(R0_B)34連J6(SWB)32連J9(CE)35連J24(LEDB)33連J18(OUTWR)41連CLR短路片J23插左邊J15(AR)插左邊J10插右邊36-39連KZT1(TS1-TS4)53-60連D7-D0(EXJ3左邊為高位)45-52連EXA1(A7-A0左邊為高位)3-8連SJ2(S3-CN)11-18連(B7-B0)MBUS連BUS4REGBUS連BUS6ALUBUS連BUS1ALUO1連BUS2五、課程設(shè)計的步驟1、按實驗接線連好實驗線路；2、“運行控制〞開關(guān)置運行狀態(tài)，“運行方式〞開關(guān)置連續(xù)或單步都可；3、在聯(lián)機狀態(tài)下，將實驗程序的機器碼寫入存儲器，具體操作先將EXA1撥掉，然后將EXJ1與BUS1相連，再裝載源程序LSX，最后恢復(fù)到先前狀態(tài)。4、撥動總清開關(guān)〔0－>１〕，按CPLD區(qū)RESET1鍵，使PC計數(shù)器清零，程序首地址為00H；5、運行，從數(shù)據(jù)輸入開關(guān)輸入數(shù)據(jù)，數(shù)碼管上為輸出結(jié)果。其運行結(jié)果如下：A、執(zhí)行清零后的效果圖為：B、輸入00000101后數(shù)碼管上顯示出結(jié)果的效果圖為：C、輸入00001001后數(shù)碼管顯示出結(jié)果的效果圖為：六、性能評測1、本實驗在精簡指令處理器的根底上以流水方案實現(xiàn)模型機功能，除第一個機器周期預(yù)取指令外，其它每個機器周期都有結(jié)果輸出，與以前的基于RSIC處理器構(gòu)成的模型機相比大大提高了執(zhí)行效率，前面基于RSIC處理器的實驗沒有指令預(yù)取部件和執(zhí)行部件的概念，在遇到訪內(nèi)指令時它需要兩個機器周期才能完成。2本實驗流水方案清晰，易于理解。由于該實驗是流水的原理性實驗，故指令系統(tǒng)也比較簡單。七、附錄與參考資料1、【DVCC系列】計算機組成原理及系統(tǒng)結(jié)構(gòu)教學(xué)實驗系統(tǒng)常德：湖南文理學(xué)院計算機學(xué)院20232、王愛英主編計算機組成與結(jié)構(gòu)〔第四版〕北京：清華大學(xué)出版社，20063、唐朔飛主編計算機組成原理〔第二版〕北京：高等教育出版社，19994、譚浩強主編計算機組成原理實驗指導(dǎo)北京：清華大學(xué)出版社，20045、在網(wǎng)上查找相關(guān)資料〔見附錄〕八、課程設(shè)計總結(jié)〔心得〕總的來說，本次課程設(shè)計是很成功的。通過幾天的上機操作，初步掌握了RSIC處理器構(gòu)成的模型機實驗，進一步理解了RSIC處理器的五條根本指令，特別是對于流水線技術(shù)有了一定的認(rèn)識，同時也在程序設(shè)計中也發(fā)現(xiàn)了不少問題：A：相關(guān)RSIC處理器的知識不是很了解B：不能夠自己獨立的編寫代碼C：不能靈活的運用理論知識來解決實際問題，知識學(xué)得比較死板D：對相關(guān)的知識理解的不夠深刻E：操作時有點粗心，連線太多，很容易連錯F：動手操作能力不是很好G：在操作中遇到的問題時不能夠自己獨立的找出原因并且進行相應(yīng)的修改。但是在老師和同組成員的共同努力下，最終還是到達了很好的效果。在這次組成原理的課程設(shè)計中讓我學(xué)會了很多東西：1、做事要認(rèn)真，細心而且還要有耐心由于我們這一組的題目很難做，需要連接的線路很多，一根線連接錯誤都會導(dǎo)致結(jié)果出不來，而且檢查起來也比較難。每一步都必須很細心，而且還要有足夠的耐心，出現(xiàn)問題時，要認(rèn)真的查找問題的原因：是否線路沒連好，聯(lián)機是是否按照指導(dǎo)書操作的等。2、要正確的認(rèn)識自己通過這次課程設(shè)計，讓我看到了自己在很多方面的缺乏，有很多根本的原理，知識點不理解，也不能自己獨立的編寫代碼，和那些優(yōu)秀的學(xué)生還是有一定的差距的，在以后的學(xué)習(xí)生活中要正確、客觀的對自己定位，不能好高騖遠、也不能過高的的評價自己。只有能夠正確的認(rèn)識到自己的缺乏，并且不斷地改正，一定能夠有所提高的。3、要有合作精神通過分組進行本次設(shè)計讓我們更加相信團隊的力量，小組成員分工合作，有的查資料，有的連接線路，有的看實驗指導(dǎo)書，遇到問題時，成員們互相幫組共同解決，大大的提高了工作效率。4、做事要有恒心，要不怕失敗在這次課程設(shè)計中，我們這組的失敗次數(shù)最多，單單我一個人就連接了十幾次線路，還有其他成員也操作了很屢次，由于實驗指導(dǎo)書中的線路連接寫的不是很清楚，我們只有在老師的指導(dǎo)下對很多能到達最終效果的可能進行嘗試，雖然失敗很屢次，但是每取得一點進步都能給我們帶來很大的動力以上便是在這次課程設(shè)計中的感受，我相信這將對我以后的學(xué)習(xí)、生活都有很大的影響。希望能夠通過自己的不斷努力把這門課程學(xué)的更好、更透徹，而且在其他的課程中也應(yīng)該這樣。附錄：流水CPU

1.流水線的工作原理傳統(tǒng)的計算機系統(tǒng)是基于馮·諾伊曼的體系結(jié)構(gòu)，采用的是串行處理。這種計算機的主要特點是：計算機的各個操作(如讀/寫存儲器，算術(shù)或邏輯運算，I/O操作)只能串行順序地執(zhí)行，即任一時刻只能進行一個操作。如一條指令的指令構(gòu)成包括取指令、分析指令和執(zhí)行指令。如按四個周期完成一條指令，其執(zhí)行過程如下：取指令I(lǐng)1指令譯碼I1取指令I(lǐng)1運算I1取指令I(lǐng)2指令譯碼I2....但是計算機的串行執(zhí)行速度慢，不能充分發(fā)揮CPU的性能，我們考慮到計算機在指令周期目的不同階段，其功能是由不同的組成器件完成的，這樣我們可以設(shè)計使它們并行執(zhí)行，以通過計算機的執(zhí)行速度。從廣義上講，并行性有著兩種含義：一是同時性，指兩個以上事件在同一時刻發(fā)生；二是并發(fā)性，指兩個以上事件在同一時間間隔內(nèi)發(fā)生。計算機的并行處理技術(shù)可貫穿于信息加工的各個步驟和階段，概括起來，主要有三種形式：時間并行、空間并行和時間并行+空間并行。(1)時間并行時間并行是指時間重疊，在并行性概念中引入時間因素，讓多個處理過程在時間上相互錯開，輪流重疊地使用同一套硬件設(shè)備的各個局部，以加快硬件周圍而贏得速度。(2)空間并行空間并行是指資源重復(fù)，在并行性概念中引入空間因素，以"數(shù)量取勝"為原那么來大幅度提高計算機的處理速度?？臻g并行技術(shù)主要表達在多處理器系統(tǒng)和多計算機系統(tǒng)。(3)時間并行+空間并行時間并行+空間并行指時間重疊和資源重復(fù)的綜合應(yīng)用，既采用時間并行性，又采用空間并行性。例如，奔騰CPU采用了超標(biāo)量流水技術(shù)，在一個機器周期中同時執(zhí)行兩條指令，因而既具有時間并行性，又具有空間并行性。2.流水CPU的組成(1)流水計算機的系統(tǒng)組成圖5-27示出了現(xiàn)代流水計算機的系統(tǒng)組成原理示意圖。圖5-27

流水計算機的系統(tǒng)組成原理示意圖其中CPU按流水線方式組織，通常由三大局部組成：指令部件、指令隊列、執(zhí)行部件。這三個功能部件可以組成一個3級流水線。執(zhí)行部件可以具有多個算術(shù)邏輯運算部件，這些部件本身又用流水線方式構(gòu)成。由圖5-27可見，當(dāng)執(zhí)行部件正在執(zhí)行第I條指令時，指令隊列中存放著I+1，I+2…，I+k條指令，而與此同時，指令部件正在取第I+k+1條指令。為了使存儲器的存取時間能與流水線的其他各過程段的速度相匹配，一般都采用多體交叉存儲器。執(zhí)行段的速度匹配問題，通常采用并行的運算部件以及部件流水線的工作方式來解決。一般采用的方法包括：1)將執(zhí)行部件分為定點執(zhí)行部件和浮點執(zhí)行部件兩個可并行執(zhí)行的局部，分別處理定點運算指令和浮點運算指令；2)在浮點執(zhí)行部件中，又有浮點加法部件和浮點乘/除部件，它們也可以同時招待不同的指令；3)浮點運算部件都以流水線方式工作。(2)流水CPU的時空圖計算機的流水處理過程非常類似于工廠中的流水裝配線。為了實現(xiàn)流水，道德把輸入的任務(wù)〔或過程〕分割給一系列子任務(wù)，并使各子任務(wù)能在流水線的各個階段并發(fā)地執(zhí)行。當(dāng)任務(wù)連續(xù)不斷地輸入流水線時，在流水線的輸出端便連續(xù)不斷地吐出執(zhí)行結(jié)果，從而實現(xiàn)了子任務(wù)級的并行性。下面通過時空圖來證明這個結(jié)論。圖5-28(a)表示流水CPU中一個指令周期的任務(wù)分解。假設(shè)指令周期飲食四個子過程：取指令(IF)、指令譯碼(ID)、執(zhí)行運算(EX)、結(jié)果寫回(WB)，每個子過程稱為過程段(Si)，這樣，一個流水線由一系列串聯(lián)的過程段組成。各個過程段之間設(shè)有高速緩沖存放器，以暫時保存上一個過程段子任務(wù)處理的結(jié)果。在統(tǒng)一的時鐘信號控制下，數(shù)據(jù)從一個過程段流向相鄰的過程段。圖5-28(b)表示非流水計算機的時空圖。對非流水計算機來說，上一條指令的四個子過程全部執(zhí)行完畢后才能開始下一條指令。因此，每隔4個機器時鐘周期才有一個輸出結(jié)果。圖5-28(c)表示流水計算機的時空圖。對流水計算機來說，上一條指令與下一條指令的四個子過程在時間上可以重疊執(zhí)行。因此，當(dāng)流水線滿載時，每一個時鐘周期就可以輸出一個結(jié)果。直觀比較后發(fā)現(xiàn)：流水計算機在8個單位時間中執(zhí)行了5條指令，而非流水計算機在8個單位時間中僅執(zhí)行了2條指令。顯然，流水技術(shù)的應(yīng)用，使計算機的速度大大提高了。圖5-28(d)表示超標(biāo)量流水計算機的時空圖。從數(shù)學(xué)概念講，標(biāo)量是指單個量，而向量是指一組標(biāo)量。一般的流水計算機因只有一條指令流水線，所以稱為標(biāo)量流水計算機。所謂超標(biāo)量流水，是指它具有兩條以上的指令流水線。如圖5-28(d)所示，當(dāng)流水線滿載時，每一個時鐘周期可以執(zhí)行2條指令。顯然，超標(biāo)量流水計算機是時間并行技術(shù)和空間并行技術(shù)的綜合應(yīng)用。Pentium微型機就是一個超標(biāo)量流水計算機。(a)一個指令流水線過程段(b)非流水線時空圖(c)標(biāo)量流水線時空圖(d)超標(biāo)量流水線時空圖圖5-28流水線時空圖(3)流水線分類及注意問題一個計算機系統(tǒng)可以在不同的并行等級上采用流水線技術(shù)。常見的流水線形式有：指令流水線、算術(shù)流水線和處理機流水線。1)指令流水線是指指令步驟的并行。將指令流的處理過程劃分為取指令、譯碼、取操作數(shù)、執(zhí)行、寫回等幾個并行處理的過程段。目前，幾乎所在地有的高性能計算機都采用了指令流水線。2)算術(shù)流水線算術(shù)流水線是指運算操作步驟的并行。如流水加法器、流水乘法器、流水除法器等?，F(xiàn)代計算機中己廣泛采用了流水的算術(shù)運算器。3)處理機流水線處理機流水線又稱為宏流水線，是指程序步驟的并行。由一串級聯(lián)的處理機構(gòu)成流水線的各個過程段，每臺處理機負責(zé)某一特定的任務(wù)。數(shù)據(jù)流從第一臺處理機輸入，經(jīng)處理后被送入與第二臺處理機相聯(lián)的緩沖存儲器中。第二臺處理機從該存儲器中取出數(shù)據(jù)進行處理，然后傳送給第三臺處理機，如此串聯(lián)下去。隨著高檔微處理器芯片的出現(xiàn)，構(gòu)造處理機流水線將變得容易了。處理機流水線應(yīng)用在多機系統(tǒng)中。要使流水線具有良好的性能，必須使流水線暢通流動，不發(fā)生斷流。但由于流水過程中會出現(xiàn)以下三種相關(guān)沖突，實現(xiàn)流水線的不斷流是困難的，這三種相關(guān)是資源相關(guān)、數(shù)據(jù)相關(guān)和控制相關(guān)。RISC簡介RISC〔reducedinstructionsetcomputer，精簡指令集計算機〕是一種執(zhí)行較少類型計算機指令的微處理器，起源于80年代的MIPS主機〔即RISC機〕，RISC機中采用的微處理器統(tǒng)稱RISC處理器。這樣一來，它能夠以更快的速度執(zhí)行操作〔每秒執(zhí)行更多百萬條指令，即MIPS〕。因為計算機執(zhí)行每個指令類型都需要額外的晶體管和電路元件，計算機指令集越大就會使微處理器更復(fù)雜，執(zhí)行操作也會更慢。紐約約克鎮(zhèn)IBM研究中心的JohnCocke證明，計算機中約20%的指令承當(dāng)了80%的工作，于1974年，他提出RISC的概念。第一臺得益于這個發(fā)現(xiàn)的電腦是1980年IBM的PC/XT。再后來，IBM的RISCSystem/6000也使用了這個思想。RISC這個詞本身屬于伯克利加利福尼亞大學(xué)的一個教師DavidPatterson。RISC這個概念還被用在Sun公司的SPARC微處理器中，并促成了現(xiàn)在所謂的MIPS技術(shù)的建立，它是SiliconGraphics的一局部。許多當(dāng)前的微芯片現(xiàn)在都使用RISC概念。RISC概念已經(jīng)引領(lǐng)了微處理器設(shè)計的一個更深層次的思索。設(shè)計中必須考慮到：指令應(yīng)該如何較好的映射到微處理器的時鐘速度上〔理想情況下，一條指令應(yīng)在一個時鐘周期內(nèi)執(zhí)行完〕；體系結(jié)構(gòu)需要多“簡單〞；以及在不訴諸于軟件的幫助下，微芯片本身能做多少工作等等。除了性能的改良，RISC的一些優(yōu)點以及相關(guān)的設(shè)計改良還有：·如果一個新的微處理器其目標(biāo)之一是不那么復(fù)雜，那么其開發(fā)與測試將會更快?！な褂梦⑻幚砥髦噶畹牟僮飨到y(tǒng)及應(yīng)用程序的程序員將會發(fā)現(xiàn)，使用更小的指令集使得代碼開發(fā)變得更加容易。·RISC的簡單使得在選擇如何使用微處理器上的空間時擁有更多的自由。·比起從前，高級語言編譯器能產(chǎn)生更有效的代碼，因為編譯器使用RISC機器上的更小的指令集。除了RISC，任何全指令集計算機都使用的是復(fù)雜指令集計算〔CISC〕。RISC典型范例如：MIPSR3000、HP—PA8000系列，MotorolaM88000等均屬于RISC微處理器。RISC主要特點RISC微處理器不僅精簡了指令系統(tǒng)，采用超標(biāo)量和超流水線結(jié)構(gòu)；它們的指令數(shù)目只有幾十條，卻大大增強了并行處理能力。如：1987年SunMicrosystem公司推出的SPARC芯片就是一種超標(biāo)量結(jié)構(gòu)的RISC處理器。而SGI公司推出的MIPS處理器那么采用超流水線結(jié)構(gòu)，這些RISC處理器在構(gòu)建并行精簡指令系統(tǒng)多處理機中起著核心的作用。RISC處理器是當(dāng)今UNIX領(lǐng)域64位多處理機的主流芯片性能特點一：由于指令集簡化后，流水線以及常用指令均可用硬件執(zhí)行；性能特點二：采用大量的存放器，使大局部指令操作都在存放器之間進行，提高了處理速度；性能特點三：采用緩存—主機—外存三級存儲結(jié)構(gòu)，使取數(shù)與存數(shù)指令分開執(zhí)行，使處理器可以完成盡可能多的工作，且不因從存儲器存取信息而放慢處理速度。應(yīng)用特點；由于RISC處理器指令簡單、采用硬布線控制邏輯、處理能力強、速度快，世界上絕大局部UNIX工作站和效勞器廠商均采用RISC芯片作CPU用。如原DEC的Alpha21364、IBM的PowerPCG4、HP的PA—8900、SGI的R12000A和SUNMicrosystem公司的UltraSPARC║。運行特點：RISC芯片的工作頻率一般在400MHZ數(shù)量級。時鐘頻率低，功率消耗少，溫升也少，