半導(dǎo)體集成電路課件

**緒論積體電路的基本概念？？？？過(guò)去、現(xiàn)狀、發(fā)展國(guó)內(nèi)相關(guān)產(chǎn)業(yè)發(fā)展現(xiàn)狀課程內(nèi)容考核方法**提綱--1積體電路的概念

1.什麼是積體電路？

2.相關(guān)基本概念

3.積體電路的分類**

什麼是積體電路？電阻電容二極體三極管是不是積體電路？積體電路的概念**將電子元器件按照一定的要求連接起來(lái),完成一定的功能積體電路的定義將所有元器件和連線做在同一個(gè)基板上,組成系統(tǒng)電路集成積體電路的概念**

積體電路—微電子技術(shù)的核心IntegratedCircuit，縮寫(xiě)

IC通過(guò)一系列特定的加工工藝，將電晶體、二極體等有源器件和電阻、電容等無(wú)源器件，按照一定的電路互連，“集成”在一塊半導(dǎo)體單晶片（如矽或砷化鎵）上，封裝在一個(gè)外殼內(nèi)，執(zhí)行特定電路或系統(tǒng)功能積體電路的概念**日常生活中的積體電路無(wú)處不在，徹底滲入並改變了人類生活積體電路的概念**積體電路的概念

相關(guān)基本概念

形狀：一般為正方形或矩形

面積:

幾平方毫米到幾百平方毫米。面積增大引起功耗增大、封裝困難、成品率下降，成本提高，可通過(guò)增大矽園片直徑來(lái)彌補(bǔ)。晶圓尺寸(WaferSize)晶片尺寸(DieSize)6英寸、8英寸、12英寸幾平方毫米到幾百平方毫米**

集成度、規(guī)模：每塊晶片包含的電晶體數(shù)目或等效邏輯門(mén)(2輸入的NAND)的數(shù)量1個(gè)2輸入的NAND=4個(gè)電晶體積體電路的概念**

特徵尺寸?積體電路器件中最細(xì)線條的寬度，對(duì)MOS器件常指柵極所決定的溝道幾何長(zhǎng)度，是一條工藝線中能加工的最小尺寸。?反映了積體電路版圖圖形的精細(xì)程度，特徵尺寸的減少主要取決於光刻技術(shù)的改進(jìn)（光刻最小特徵尺寸與曝光所用波長(zhǎng)）。**按電路規(guī)模分類按導(dǎo)電載流子類型分類按電路處理信號(hào)方式分類按實(shí)現(xiàn)方法分類按電路功能分類按設(shè)計(jì)方法分類

積體電路的分類小規(guī)模積體電路

(SmallScaleIC，SSI)中規(guī)模積體電路(MediumScaleIC，MSI)大規(guī)模積體電路

(LargeScaleIC，LSI)超大規(guī)模積體電路

(VeryLargeScaleIC，VLSI)特大規(guī)模積體電路

(UltraLargeScaleIC，ULSI)巨大規(guī)模積體電路

(GiganticScaleIC，GSI）**積體電路的分類-1按電路規(guī)模分類**劃分積體電路規(guī)模的標(biāo)準(zhǔn)

數(shù)字積體電路

類

別

MOSIC

雙極IC

模擬積體電路

SSI

＜102

＜100

＜30

MSI

102～103

100～500

30～100

LSI

103～105

500～2000

100～300

VLSI

105～107

＞2000

＞300

ULSI

107～109

GSI

＞109

**積體電路的分類-2

按導(dǎo)電載流子類型分類（實(shí)現(xiàn)工藝）電流I參與導(dǎo)電的載流子既有空穴又有電子，稱為雙級(jí)型BJT型BipolarJunctionTransistor電流I參與導(dǎo)電的載流子只有空穴或電子，稱為單級(jí)型MOS型MOSTransistorBi-CMOS**積體電路的分類-3

按電路處理信號(hào)方式分類輸入與輸出量均為二進(jìn)位的數(shù)字，不是高電平，既是低電平，在數(shù)字電路中表現(xiàn)為“0”，“1”。數(shù)字積體電路01模擬積體電路輸入與輸出量為連續(xù)變化的模擬量數(shù)模混合積體電路**混合積體電路由半導(dǎo)體積體電路，膜積體電路和分離元件中至少兩種構(gòu)成的積體電路半導(dǎo)體積體電路半導(dǎo)體單晶為基片，將構(gòu)成電路的各元器件制作於同一基片上，佈線連接構(gòu)成的積體電路薄膜積體電路由金屬和金屬合金薄膜以及半導(dǎo)體薄膜製成元器件，佈線連接構(gòu)成的積體電路按實(shí)現(xiàn)方法分類積體電路的分類-4**按電路功能分類積體電路的分類-5通用積體電路市場(chǎng)上能買到的具有通用功能的積體電路例如：74系列4000系列

Memory晶片CPU晶片等專用標(biāo)準(zhǔn)積體電路有些專用晶片又有許多系統(tǒng)銷售商在販賣ASSP例如：Modem

DVDdecoderVCDdecoder專用積體電路針對(duì)某一電路系統(tǒng)的要求而專門(mén)設(shè)計(jì)製造的;具有特定電路功能,通常市場(chǎng)上買不到的ASIC玩具狗晶片；?通信衛(wèi)星晶片?電腦工作站CPU中記憶體與微處理器間的介面晶片**ASIC(ApplicationSpecificIntegratedCircuits)ASSP(Application-SpecificStandardProducts)**積體電路的分類-6按設(shè)計(jì)方法分類全定制（FullCustom）IC:矽片沒(méi)有經(jīng)過(guò)加工，其各掩膜層都要按特定電路的要求進(jìn)行專門(mén)設(shè)計(jì)半定制（Semi-Custom）IC:全部邏輯單元是預(yù)先設(shè)計(jì)好的,可以從單元庫(kù)中調(diào)用所需單元來(lái)掩膜圖形（標(biāo)準(zhǔn)單元方法和門(mén)陣列），可使用相應(yīng)的EDA軟體，自動(dòng)佈局佈線?？删幊蹋≒rogrammable）IC:全部邏輯單元都已預(yù)先製成,不需要任何掩膜,利用開(kāi)發(fā)工具對(duì)器件進(jìn)行編程,以實(shí)現(xiàn)特定的邏輯功能.分為可編程邏輯器件和現(xiàn)場(chǎng)可編程邏輯器件**

積體電路是當(dāng)今世界高科技電子產(chǎn)品的心臟和靈魂，是國(guó)民經(jīng)濟(jì)資訊化的重要支柱，也是國(guó)民經(jīng)濟(jì)自主健康發(fā)展的戰(zhàn)略性產(chǎn)業(yè)和基礎(chǔ)性產(chǎn)業(yè)**中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)秘書(shū)長(zhǎng)徐小田不可能擁有現(xiàn)在的E生活

**提綱--2二.積體電路的過(guò)去、現(xiàn)在與未來(lái)

**ENIAC-Thefirstelectroniccomputer

(1946)MooreSchool，Univ.ofPennsylvania18,000TransistorsSize：24m×6m×2.5mSpeed：5000times/sec；Weight：30T；Power：140KW；Averageruntime：7min****世界上第1臺(tái)電腦大?。洪L(zhǎng)24m，寬6m，高2.5m速度：5000次/sec；重量：30噸；功率：25KW；平均無(wú)故障運(yùn)行時(shí)間：7min這樣的電腦能夠進(jìn)入辦公室、車間、連隊(duì)和家庭？當(dāng)時(shí)有的科學(xué)家認(rèn)為全世界只要4臺(tái)ENIAC目前，全世界電腦不包括微機(jī)在內(nèi)有幾百萬(wàn)臺(tái)，微機(jī)總量約6億臺(tái)，每年由電腦完成的工作量超過(guò)4000億人年工作量**1946年1月，Bell實(shí)驗(yàn)室正式成立半導(dǎo)體研究小組,W.Schokley，J.Bardeen、W.H.BrattainBardeen提出了表面態(tài)理論，Schokley給出了實(shí)現(xiàn)放大器的基本設(shè)想，Brattain設(shè)計(jì)了實(shí)驗(yàn)1947年12月23日，第一次觀測(cè)到了具有放大作用的電晶體TheTransistorRevolution(1948)**FirsttransistorBellLabs**J.BardeenW.SchokleyW.H.Brattain1956年度的諾貝爾物理學(xué)獎(jiǎng)**TheFirstIntegratedCircuits(1958)

J.S.Kilby傑克·基爾比2000年度的諾貝爾物理學(xué)獎(jiǎng)TheFirst**Bipolarlogic1960’s

Intel4004Microprocessor**introducedin1971108KHzclockrate10micron2300transistors**1979年3月

16Bit29000電晶體

5到8MHz1.5um1985年10月

32Bit275000電晶體

16到32MHz1um8088Intel386**1989年4月

32Bit1,200,000電晶體

25到50MHz1-0.8umIntel4861993年3月

32Bit3,100,000電晶體

60到166MHz0.8umPentiumIntelPentium(IV)Microprocessor**P6(PentiumPro)in1996150to200MHzclockrate196mm**25.5Mtransistors(externalcache)0.35micron4layersmetal3.3voltVDD>20Wtypicalpowerdissipation387pins**積體電路的作用小型化價(jià)格急劇下降功耗降低故障率降低**積體電路發(fā)展的規(guī)律1965年英特爾公司主要?jiǎng)?chuàng)始人摩爾提出了“隨著晶片上電路的複雜度提高，元件數(shù)目必將增加，每個(gè)元件的成本將每年下降一半”，這個(gè)被稱為“摩爾定律”的預(yù)言成為了以後幾十年指導(dǎo)積體電路技術(shù)發(fā)展的最終法則。**積體電路技術(shù)是近50年來(lái)發(fā)展最快的技術(shù)按此比率下降，小汽車價(jià)格不到1美分微電子技術(shù)的進(jìn)步**微電子發(fā)展史上的幾個(gè)里程碑1962年Wanlass、C.T.Sah——CMOS技術(shù)現(xiàn)在積體電路產(chǎn)業(yè)中占95%以上1967年Kahng、S.Sze——非揮發(fā)記憶體1968年Dennard——單晶體管DRAM1971年Intel公司微處理器——電腦的心臟目前全世界微機(jī)總量約6億臺(tái)，在美國(guó)每年由電腦完成的工作量超過(guò)4000億人年工作量。美國(guó)歐特泰克公司認(rèn)為：微處理器、寬頻道連接和智能軟體將是21世紀(jì)改變?nèi)祟惿鐣?huì)和經(jīng)濟(jì)的三大技術(shù)創(chuàng)新**摩爾定律開(kāi)始受到挑戰(zhàn)、技術(shù)在未來(lái)10-15年仍可保持線性發(fā)展90nm技術(shù)、300mm矽片、銅互連工藝、SOC成為四大熱點(diǎn)**提綱--3三.積體電路在我國(guó)的現(xiàn)狀

**積體電路技術(shù)在我國(guó)的現(xiàn)狀中國(guó)積體電路生產(chǎn)量的推移歷史悠久1950～較長(zhǎng)的低迷期1950～1978緩慢增長(zhǎng)1978～1992急速增長(zhǎng)1992～**中國(guó)和世界半導(dǎo)體產(chǎn)品結(jié)構(gòu)民用比率34％！真正開(kāi)始了生產(chǎn)!!!電腦用民用通訊設(shè)備工業(yè)生產(chǎn)**中國(guó)半導(dǎo)體產(chǎn)業(yè)現(xiàn)狀1。九十年代的狀況1990年代中期技術(shù)落後2～3代!!!

外資1997年３４家半導(dǎo)體公司產(chǎn)量超過(guò)1000萬(wàn)個(gè)的公司只有5家！90年代的晶片加工國(guó)有企業(yè)：華晶電子（無(wú)錫市）外資企業(yè)：

貝爾微電子（上海市）

首鋼日電電子（北京市）

上海菲利普（上海市）

上海華虹NEC（上海市）

集成度256K，線寬１～２微米6英寸矽片技術(shù)**２．1995年～2001年中國(guó)半導(dǎo)體產(chǎn)業(yè)現(xiàn)狀中共中央國(guó)務(wù)院《關(guān)於鼓勵(lì)軟體產(chǎn)業(yè)和積體電路產(chǎn)業(yè)發(fā)展的若干政策》

國(guó)發(fā)[2000]18號(hào)財(cái)政部、國(guó)家稅務(wù)總局關(guān)於部分國(guó)內(nèi)設(shè)計(jì)國(guó)外流片加工的積體電路產(chǎn)品進(jìn)口稅收政策通知

財(cái)稅[2002]140號(hào)**中國(guó)半導(dǎo)體產(chǎn)業(yè)現(xiàn)狀

世界IT的不景氣與中國(guó)半導(dǎo)體產(chǎn)業(yè)中國(guó)IC市場(chǎng)的変化２．1995年～2001年20001年，在全球IT不景氣的情況下，中國(guó)電子資訊產(chǎn)品的市場(chǎng)規(guī)?？傤~比2000年增長(zhǎng)了30％！20001中國(guó)IC市場(chǎng)銷售額為104.6億美元，與2000年相比看起來(lái)只是5.5%的小幅增長(zhǎng)，但是，從中國(guó)以外的市場(chǎng)為負(fù)20％的增長(zhǎng)來(lái)看，可以說(shuō)中國(guó)維持了相對(duì)的高增長(zhǎng)！**中國(guó)半導(dǎo)體產(chǎn)業(yè)現(xiàn)狀３．2000年以後

2000-2005年中國(guó)積體電路生產(chǎn)銷售狀況**３．2000年以後

2000-2005年中國(guó)積體電路出口情況

項(xiàng)目2000年2001年2002年2003年2004年2005年出口量（億個(gè)）40.433.0255.93110.98162.26216.09增長(zhǎng)率(%)-3.48-18.2769.3898.4346.2133.18出口金額(億美元)19.7216.8922.4659.67105.23137.54增長(zhǎng)率(%)4.36-14.3432.98165.6976.3630.71

2000-2005年中國(guó)積體電路進(jìn)口情況

項(xiàng)目2000年2001年2002年2003年2004年2005年進(jìn)口量（億個(gè)）205.47200.56261.09469.15628.17753.7增長(zhǎng)率(%)18.8-2.3930.1879.6933.920進(jìn)口金額(億美元)95.2103.84140.37401.61600.78810.24增長(zhǎng)率(%)26.359.0835.18186.149.5934.87中國(guó)半導(dǎo)體產(chǎn)業(yè)現(xiàn)狀**３．2000年以後2005年中國(guó)IC市場(chǎng)一躍為世界第一！中國(guó)半導(dǎo)體產(chǎn)業(yè)現(xiàn)狀**中國(guó)IC產(chǎn)業(yè)結(jié)構(gòu)到200５年年底將近770個(gè)公司設(shè)計(jì)５00多家其他110家IC製造約50家封裝測(cè)試110家**中國(guó)IC產(chǎn)業(yè)結(jié)構(gòu)2000、2005中國(guó)IC設(shè)計(jì)、製造、封裝業(yè)比例5.3%14.9%17.0%25.8%33.2%33.0%68.9%51.9%50.0%0%10%20%30%40%50%60%70%80%90%100%200020042005設(shè)計(jì)製造封裝測(cè)試**2005中國(guó)IC設(shè)計(jì)、製造、封裝業(yè)比例**XI’ANUNIVERSITYOFTECHNOLOGY中國(guó)IC產(chǎn)業(yè)結(jié)構(gòu)IC設(shè)計(jì)IC製造IC封裝測(cè)試消費(fèi)類珠海炬力·杭州仕蘭微·北京希格瑪晶華微·深圳國(guó)微（VCD,MCU,AudioIC）其他類杭州有旺、紹興芯穀、無(wú)錫友達(dá)、無(wú)錫矽科動(dòng)力（電源IC、功率放大器）大陸南通富士通、（DIP/TSOP/QFP/SiP）、長(zhǎng)電科技（DIP/SO/QFP)天水華天（BGA/FC/MCM)上海紀(jì)元無(wú)錫華潤(rùn)矽科（數(shù)字音視頻IC、通訊IC）北京海爾設(shè)計(jì)（數(shù)字電視、衛(wèi)星接受IC）北京華虹設(shè)計(jì)（數(shù)字電視、數(shù)字投影議、手機(jī)IC）網(wǎng)通類深圳中興微（移動(dòng)通訊晶片）、晨訊（3G晶片）大唐微電子（智能卡、WLAN)IC卡類北京中電華大北京清華同方（二代身份證晶片）上海華虹、上海復(fù)旦（智能卡）電腦類北京中星微（手機(jī)晶片）、PC攝影類晶片）IDM廠無(wú)錫華潤(rùn)微、上海貝嶺、華越微電子代工廠中芯、上海華虹NEC、和艦、上海先進(jìn)、上海宏力、華潤(rùn)上華、上海新進(jìn)首鋼日電臺(tái)灣日月光、矽品外資Freescale、威訊聯(lián)合、ST、Intel、infineen、Reneses、Samsung、Amkor**連雲(yún)港

Lianyungang

上海

Shanghai以上海為中心的長(zhǎng)江三角洲北京

Beijing香港

HongKong北京、天津環(huán)渤海地區(qū)広州

Guang

Zhou以廣州為中心的珠江三角洲烏魯木齊

Urumchi成都

Chengdu重慶

Chongqing西安

Xi’an中國(guó)西部西部地區(qū)****現(xiàn)有IC生產(chǎn)線2000200120022003200420052006中芯宏力和艦華虹NEC上海先進(jìn)華潤(rùn)上海350nm250nm180nm130nm90nm250nm180nm350nm130nm180nm130nm250nm350nm180nm250nm350nm250nm350nm1500/1000/700nm350nm350nm/６“400～600nm/６“國(guó)內(nèi)現(xiàn)有8英寸生產(chǎn)線10條6英寸生產(chǎn)線12條12英寸晶片生產(chǎn)線2條5英寸生產(chǎn)線9條4英寸生產(chǎn)線14條共計(jì)47條**中國(guó)積體電路產(chǎn)業(yè)發(fā)展特徵產(chǎn)業(yè)規(guī)模增大設(shè)計(jì)和晶片製造的比列增大電路設(shè)計(jì)業(yè)發(fā)展迅猛產(chǎn)業(yè)發(fā)展特徵海外留學(xué)生歸國(guó)創(chuàng)業(yè)

產(chǎn)業(yè)的“群聚”效果明顯**中國(guó)積體電路產(chǎn)業(yè)存在的問(wèn)題產(chǎn)業(yè)規(guī)模依然偏小、市場(chǎng)份額偏低依然存在巨大的需求與供給能力失配自主創(chuàng)新能力不足積體電路的支撐產(chǎn)業(yè)滯後，如：設(shè)備、材料等人才缺乏**2003年10月，教育部、科技部聯(lián)合批準(zhǔn)了9所高校為首批國(guó)家積體電路人才培養(yǎng)的建設(shè)單位清華大學(xué)、北京大學(xué)、浙江大學(xué)、復(fù)旦大學(xué)、西安電子科技大學(xué)、上海交通大學(xué)、東南大學(xué)、電子科技大學(xué)、華中科技大學(xué)**積體電路人才在我國(guó)的現(xiàn)狀積體電路人才缺口巨大如果積體電路設(shè)計(jì)業(yè)市場(chǎng)每年以平均60％以上的速度增長(zhǎng)，到2010年將達(dá)到約1000億元人民幣產(chǎn)值，屆時(shí)將需要積體電路設(shè)計(jì)師5－10萬(wàn)人，而目前我國(guó)僅有積體電路設(shè)計(jì)人員約10000人，人才嚴(yán)重不足成為我國(guó)積體電路設(shè)計(jì)業(yè)的最大瓶頸。積體電路製造業(yè)人才缺乏同樣十分緊迫。**積體電路人才在我國(guó)的現(xiàn)狀

我國(guó)積體電路設(shè)計(jì)人才培養(yǎng)規(guī)模嚴(yán)重不足據(jù)統(tǒng)計(jì)，2004年我國(guó)本科微電子學(xué)專業(yè)有31個(gè)專業(yè)點(diǎn)，2003年畢業(yè)本科生459人，招生1431人，在校生3899人；全國(guó)有4000多名積體電路工學(xué)/理學(xué)碩士在校生。總共有積體電路設(shè)計(jì)和微電子專業(yè)在校生7900多人，遠(yuǎn)遠(yuǎn)不能滿足發(fā)展的需求。培養(yǎng)高級(jí)積體電路人才已是我國(guó)高等教育界的當(dāng)務(wù)之急。

但是，如果把與微電子相關(guān)的專業(yè)計(jì)算在內(nèi)：如電子資訊科學(xué)與技術(shù)、電子科學(xué)與技術(shù)、電子資訊工程、光資訊科學(xué)與技術(shù)、固體物理與半導(dǎo)體技術(shù)、電腦科學(xué)與技術(shù)、資訊安全、通訊工程、電氣工程及其自動(dòng)化、自動(dòng)化等，則2003年有1970個(gè)本科專業(yè)點(diǎn)，畢業(yè)本科生14萬(wàn)人，招生24萬(wàn)人，在校生94萬(wàn)人。他們?cè)俳?jīng)過(guò)一定時(shí)間的學(xué)習(xí)和培訓(xùn)，是可以從事積體電路設(shè)計(jì)工作的。MOS反相器的基本概念及靜態(tài)特性電阻型反相器E/EMOS反相器E/DMOS反相器CMOS反相器工作原理

CMOS反相器的靜態(tài)特性

CMOS反相器的瞬態(tài)特性

MOS反相器的設(shè)計(jì)三態(tài)反相器*

MOS反相器*一、MOS反相器的基本概念及靜態(tài)特性輸出=3.3v3.3V輸入=0v輸入=3.3v輸出=0v3.3V電流OUTPUTINPUT0110OUTPUTINPUTINPUTOUTPUT1.MOS反相器基本概念*2.MOS反相器的靜態(tài)特性VOHVOLVout=VinVinVoutVILVIHVMVOH:輸出電平為邏輯”1”時(shí)的最大輸出電壓VOL:輸出電平為邏輯”0”時(shí)的最小輸出電壓VIL:仍能維持輸出為邏輯”1”的最大輸入電壓VIH:仍能維持輸出為邏輯”0”的最小輸入電壓VM（邏輯閾值）:輸入等於輸出電壓傳輸特性*雜訊抑制與雜訊容限VOHVOLVILVOHVIHVOL雜訊最大允許電壓雜訊最小允許電壓*雜訊抑制與雜訊容限高雜訊容限低雜訊容限不定區(qū)VIHVIL"1""0"VOHVOLVNMHVNMLGateOutputGateInputVNML=VIL-VOLVNMH=VOH-VIH*基本邏輯運(yùn)算電路-反相器1二、電阻負(fù)載型反相器VDDRLVIN=VGSVOUT=VDS1.VIN=VOL≈0V時(shí)N管截止VOUTRLVDDVOUT=VDD驅(qū)動(dòng)管負(fù)載*2.VIN=VOH≈VDD時(shí)N管導(dǎo)通,可將MOS等效為可變電阻RMOSVDDRLVIN=VGSVOUT=VDSVDDRLIRVOUTRMOS若RL>>RMOS則VOUT≈0*電阻負(fù)載型反相器電壓傳輸特性VDDRLVOUTVINVINVOUTRL增大*基本邏輯運(yùn)算電路-反相器1輸入輸出關(guān)於負(fù)載電阻的討論INPUTOUTPUT為了使反相器的傳輸特性好R負(fù)載驅(qū)動(dòng)在驅(qū)動(dòng)管開(kāi)關(guān)斷開(kāi)時(shí)，負(fù)載電阻相對(duì)於開(kāi)關(guān)的電阻足夠小在驅(qū)動(dòng)管開(kāi)關(guān)閉合時(shí)，負(fù)載電阻相對(duì)於開(kāi)關(guān)的電阻足夠大MOS電晶體的導(dǎo)通電阻隨管子的尺寸不同而不同，通常在K歐數(shù)量級(jí)，假設(shè)它為3K歐，負(fù)載電阻取它的10倍為30K歐，用多晶矽作負(fù)載電阻時(shí)，如多晶矽的線寬為2微米的話，線長(zhǎng)需為2mm。占面積很大，因此通常用MOS管做負(fù)載*基本邏輯運(yùn)算電路-反相器2nninout介紹飽和MOS負(fù)載反相器Vds=Vgs>Vgs-Vth只要開(kāi)通，則工作在飽和區(qū)VIN

0VOUT=VDD-VTHL當(dāng)VGS=VDD-(VDD-VTHL)=VTHL時(shí)負(fù)載管關(guān)斷驅(qū)動(dòng)管截止VIN

VDD驅(qū)動(dòng)管非飽和導(dǎo)通,負(fù)載管飽和導(dǎo)通為使VOL接近0，要求gmL<<gmI有比電路三、E/EMOS反相器*

E/EMOS反相器電壓傳輸特性VINnnVinVoutgmL/gmI減小VDD-VTVoutVin*基本邏輯運(yùn)算電路-反相器2採(cǎi)用耗盡型，VGS=0時(shí),一直工作處?kù)秾?dǎo)通狀態(tài)VIN

0VOUT=VDD驅(qū)動(dòng)管截止VIN

VDD驅(qū)動(dòng)管非飽和導(dǎo)通,負(fù)載管飽和導(dǎo)通有比電路nninoutMEMD三、E/DMOS反相器*KR增大nninoutVDD

E/DMOS反相器電壓傳輸特性*由PMOS和NMOS所組成的互補(bǔ)型電路叫做CMOSC：complementaryVinVout四、CMOS反相器已成為目前數(shù)字積體電路的主流*

CMOS反相器工作原理VinVout當(dāng)輸入電壓Vin為高電平時(shí)，PMOS截止，NMOS導(dǎo)通，Vout=0當(dāng)輸入電壓Vin為低電平時(shí)，PMOS導(dǎo)通，NMOS截止，Vout=VDDVOL=0VOH=VDD在輸入為0或1（VDD)時(shí)，兩個(gè)MOS管中總是一個(gè)截止一個(gè)導(dǎo)通，因此沒(méi)有從VDD到VSS的直流通路，也沒(méi)有電流流入柵極，因此其靜態(tài)電流和功耗幾乎為0。這是CMOS電路低功耗的主要原因。CMOS電路的最大特點(diǎn)之一是低功耗。*CMOS反相器的傳輸特性VDS=VoutVinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=VinNMOSVin<Vtn

截止▉Vin-Vtn<Vout飽和▉

▉Vin-Vtn>Vout非飽和▉

▉PMOS(VDD-Vin)<-Vtp

截止

▉

(VDD-Vin)+Vtp>VDD-Vout

非飽和

▉▉(VDD-Vin)+Vtp<VDD-Vout

飽和

▉

▉VinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止VtnVDD＋VtpVin<Vout＋VtpVDD+Vtp>Vin>Vout＋VtpVin>Vout＋VtnVtn<Vin<Vout＋Vtn*CMOS反相器的幾個(gè)重要參數(shù)VOHVOLVout=VinVinVoutVILVIHVM*1.VIL的計(jì)算VILVIHVIN=VILVinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止VinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=Vin對(duì)Vin求導(dǎo)，得令，且Vin=VIL,得由（1）（2）式聯(lián)立可求得VIL(2)RTNRDDTPoutILkVkVVVV++-+=12N管工作在飽和區(qū),P管工作線上性區(qū)(1)*2.VIH的計(jì)算VILVIHVIN=VIHVinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止VinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=Vin對(duì)Vin求導(dǎo)，得令，且Vin=VIH,得由（1）（2）式聯(lián)立可求得VIHN管工作線上性區(qū),P管工作在飽和區(qū)（1）RTNoutRTPDDIHkVVkVVV++++=1)2(（2）*CMOS反相器的邏輯閾值VDDVINVMVinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=VinN管和P管均工作在飽和區(qū)令VM=Vin

得邏輯閾值與電晶體尺寸的關(guān)係*1001010.80.911.11.21.31.41.51.61.71.8MV

(V)Wp/Wn0.25um電晶體VDD=2.5vPMOS大NMOS大*CMOS反相器的雜訊容限例考慮一個(gè)具有如下參數(shù)的CMOS反相器電路：計(jì)算電路的雜訊容限*解:對(duì)於CMOS反相器來(lái)說(shuō),VOL=0V,VOH=3.3V當(dāng)VIN=VIL時(shí),nMOS管工作在飽和區(qū),pMOS管工作線上性區(qū)則有:VILVIHVinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止VinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=Vin***當(dāng)VIN=VIH時(shí),nMOS管工作線上性區(qū),pMOS管工作在飽和區(qū)則有:1.17VILVIHVinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止VinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=Vin**CMOS反相器的瞬態(tài)特性瞬態(tài)特性決定了電路的開(kāi)關(guān)時(shí)間和工作速度*CMOS反相器的瞬態(tài)特性延遲時(shí)間tpd(傳播時(shí)間）

2.上升時(shí)間tr3.下降時(shí)間tf*CMOS反相器的下降時(shí)間tfVin=VDD飽和區(qū)VinVout1.VOUT

從90%VDD

下降到VDD-VTHN管的VDS>VGS-VTH,工作在飽和區(qū)*CMOS反相器的下降時(shí)間tfVin=VDD線性區(qū)VinVout2.VOUT

從VDD-VTH

下降到10%VDDN管的VDS<VGS-VTH,工作線上性區(qū)*CMOS反相器的下降時(shí)間tfVin=VDDVinVout設(shè)VTN≈0.2VDD，則下降時(shí)間由N管的尺寸決定*CMOS反相器的上升時(shí)間trVin=0VinVout設(shè)|VTP|≈0.2VDD，則上升時(shí)間由P管的尺寸決定如果N管和P管尺寸相等，KP≈0.5KN(μp≈0.5μn),則tr≈2tf，因此，若希望tr＝tf，則WP≈2WN*CMOS反相器延時(shí)的測(cè)量環(huán)形振盪器N階反相器N必須為奇數(shù)T=2n*tpdTT=n*(tPHL+tPLH)10100tPHLtPLHtPHLtPLH通常用在測(cè)試電路中測(cè)試電路的工作速度*MOS反相器的設(shè)計(jì)反相器的設(shè)計(jì)主要是確定MOS管的寬度對(duì)有比反相器：對(duì)CMOS反相器:1.根據(jù)VM確定尺寸2.根據(jù)上升下降時(shí)間相等原則設(shè)計(jì)（WP/WN≈2:1)根據(jù)VOL確定兩管尺寸三態(tài)CMOS反相器*VinVoutSS符號(hào)VinVoutSS電路圖低電平，高阻用於多個(gè)電路模組共用一條數(shù)據(jù)匯流排的情形*CMOS反相器中的功耗CLVddnp0

n管截止,p管導(dǎo)通,輸出為“1”01

np管同時(shí)導(dǎo)通,輸出從“1”“0”1

p管截止,n管導(dǎo)通,輸出為“0”1001CMOS反相器工作在兩種狀態(tài)靜止?fàn)顟B(tài)電荷轉(zhuǎn)移狀態(tài)（動(dòng)態(tài)）*CLVddVDD0tV1.當(dāng)輸入信號(hào)為0時(shí)：輸出保持1不變，沒(méi)有電荷轉(zhuǎn)移3.當(dāng)輸入信號(hào)從0－>1(發(fā)生跳變)時(shí)：輸出從“1”轉(zhuǎn)變?yōu)椤?”,

有電荷轉(zhuǎn)移012.當(dāng)輸入信號(hào)為VDD時(shí)：輸出保持0不變，沒(méi)有電荷轉(zhuǎn)移CMOS反相器的功耗動(dòng)態(tài)功耗靜態(tài)功耗*CMOS反相器的功耗功耗組成：

1.靜態(tài)功耗2.動(dòng)態(tài)功耗1.靜態(tài)功耗PS輸入輸出輸出在輸入為0或1（VDD)時(shí)，兩個(gè)MOS管中總是一個(gè)截止一個(gè)導(dǎo)通，因此沒(méi)有從VDD到VSS的直流通路，也沒(méi)有電流流入柵極，因此其靜態(tài)電流和功耗幾乎為0。VinVout*考慮擴(kuò)散區(qū)與襯底之間的反向漏電流後，存在較小反向漏電流隨著特徵尺寸的減小，漏電流功耗變得不可忽視，減小漏電流功耗是目前的研究熱點(diǎn)之一。*2.動(dòng)態(tài)功耗PDVILVIHVinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止1.短路電流功耗：在輸入從0到1或者從1到0瞬變過(guò)程中，NMOS管和PMOS管都處?kù)秾?dǎo)通狀態(tài)，此時(shí)存在一個(gè)窄的從VDD到VSS的電流脈衝，由此引起的功耗叫短路電流功耗。CLVdd通常（開(kāi)關(guān)頻率較低時(shí)）為動(dòng)態(tài)功耗的主要組成部分2.瞬態(tài)功耗：在電路開(kāi)關(guān)動(dòng)作時(shí)，對(duì)輸出端負(fù)載電容進(jìn)行放電引起的功耗。*瞬態(tài)功耗VinVoutCLVddE=CLVDD2Pdyn=E*f=CLVDD2f為減小功耗需要減小CL

,VDD

和f動(dòng)態(tài)（翻轉(zhuǎn)）的能量和功耗：與驅(qū)動(dòng)器件的電阻無(wú)關(guān)每次翻轉(zhuǎn)消耗的能量E*短路電流功耗VinVoutCLVddVoutiCtp****CMOS反向器的功耗運(yùn)算式P=fCLK·

CL·

VDD2+

ISC·

△

tSC·

VDD·

fCLK+IDC·

VDD+ILeak·

VDD在此：CL為負(fù)載電容，VDD為電源電壓，

ISC為穿通電流的平均值，△tSC為穿通電流流過(guò)的時(shí)間，fCLK為時(shí)鐘週期，

IDC為直流電流，ILEAK為漏電流。CMOS反相器版圖*PolysiliconInOutVDDGNDPMOS2lMetal1NMOSContactsNWellTwoInverters*ConnectinMetalExample:CMOSInverterLayoutDesignIdea*VirtuosoandLSW*DrawingtheN-Diffusion(Active)*TheGatePoly*MakingActiveContacts*CoveringContactswithMetal-1*TheN-SelectLayer*DrawingtheP-Diffusion(Active)*TransistorFeatures*TheP-SelectLayer*DrawingtheN-Well*PlacingthePMOSandNMOStransistors*ConnectingtheOutput*ConnectingtheInput*MakingaMetal-1connectionfortheInput*PowerRails*P-SubstrateContact*N-SubstrateContact*Enclosingthesubstratecontact*DesignRuleChecking*FinalLayout**結(jié)論靜態(tài)CMOS邏輯電路雜訊容限較大CMOS電路的特點(diǎn)之一是功耗小，其靜態(tài)功耗幾乎為0CMOS反相器為無(wú)比反相器

CMOS反相器的PMOS和NMOS溝道寬的比值大約為2：1(L相同)時(shí)，tPLH和tPHL大致相同，上升時(shí)間和下降時(shí)間也大致相同為了減小tPHL（或下降時(shí)間tf）,可增大NMOS的尺寸為了減小tPLH（或上升時(shí)間tr）,可增大PMOS的尺寸*作業(yè)考慮具有如下參數(shù)的CMOS反相器求電路的雜訊容限以及邏輯閾值.電源電壓取3.3V.2.設(shè)計(jì)一個(gè)CMOS反相器:器件參數(shù)同上題,電源電壓為3.3V,兩個(gè)電晶體的溝道長(zhǎng)度為L(zhǎng)n=Lp=0.8um.a:求當(dāng)電路的邏輯閾值為1.4V時(shí),Wn/Wp的值.b:這個(gè)反相器的CMOS製作工藝允許VTn,VTp的值在標(biāo)稱值有正負(fù)15%的變化．假定其他參數(shù)仍為標(biāo)稱值，求電路的邏輯閾值的上下限．3.名詞解釋:有比邏輯電路；無(wú)比邏輯電路；邏輯閾值。．**主要內(nèi)容簡(jiǎn)易TTL邏輯門(mén)

2.四管單元TTL邏輯門(mén)3.五管單元TTL邏輯門(mén)**VBEVBC飽和區(qū)反向工作區(qū)截止區(qū)正向工作區(qū)(正偏)(反偏)(正偏)(反偏)CBEnpn正向工作區(qū)IBICIEIE=IB+IC反向工作區(qū)IBICIEIC=IB+IE飽和工作區(qū)CBEVCES截止區(qū)CBE**簡(jiǎn)易TTL與非門(mén)與非門(mén)ABCR1R2VCCVOB1B2T1T2ABCO00010011010101111001101111011110兩管單元TTL與非門(mén)**簡(jiǎn)易TTL與非門(mén)ABCR1R2VCCVOB1B2T1T2

兩管單元TTL與非門(mén)工作原理R1R2VCCB1ABC4K4K4K4K幾個(gè)假設(shè)：1.發(fā)射極正向壓降，當(dāng)電晶體正向工作時(shí)，取VbeF=0.7V，而當(dāng)電晶體飽和時(shí)，取VbeS=0.7V.2.集電結(jié)正向飽和壓降，取VbcF=0.6~0.7V。3.電晶體飽和壓降，當(dāng)T1管深飽和時(shí)，因Ic幾乎為零，取VceS＝0.1V，其餘管子取

VceS＝0.3V**簡(jiǎn)易TTL與非門(mén)1.輸入信號(hào)中至少有一個(gè)為低電平的情況R1R2VCCB1ABC1VVOL=0.3VVOL=0.3VVB1=VBE1+VOL=0.3V+0.7V=1VVB1被嵌位在1VIB1=(VCC-1V)/R1

=5V-1V/4K=1mA4K4KIC1B2T2管截止,VOH=VCC-IOHR2輸出高電平時(shí)電路供給負(fù)載門(mén)的電流0.4VIOHT2管的集電結(jié)反偏，Ic1很小，滿足βIB1>Ic1，T1管深飽和，VOCS1=0.1V，VB2=0.4V**簡(jiǎn)易TTL與非門(mén)2.輸入信號(hào)全為高電平R1R2VCCB1ABC1.4VVOH=5VVB1=VBC1+VBE2=0.7V+0.7V=1.4VVB1被嵌位在1.4V4K4KIC1B2VOH=5VT1管的發(fā)射結(jié)反偏,集電結(jié)正偏,工作在反向有源區(qū),集電極電流是流出的,T2管的基極電流為:IB2=-IC1=IB1+bIB1≈IB1（b<0.01)IB1=(VCC-VB1)/R1

=5V-1.4V/4K=0.9mA∴IB2≈0.9mAT2管飽和，T2管的飽和電壓VCES=0.3V∴VOL=0.3V**ABCR1R2VCCVOB1B2T1T20.7VT1管工作在反向放大區(qū)假設(shè):?F=20,?R=0.02IB1=(VCC-VB1)/R1

=5V-1.4V/4K=0.9mA-IE1=?RIB1=0.02*0.9=0.018mA-IC1=(?R+1)IB1=0.918=IB2假設(shè)T2管工作在正向放大區(qū)在R2上產(chǎn)生的壓降為18mA*4K=72V4K4K不成立**

兩管單元TTL與非門(mén)的靜態(tài)特性電壓傳輸特性VO(V)VOHVOLQ1Vi(V)Q2Q1,Q2

截止區(qū)

過(guò)渡區(qū)

導(dǎo)通區(qū)VOH:輸出電平為邏輯”1”時(shí)的最大輸出電壓VOL:輸出電平為邏輯”0”時(shí)的最小輸出電壓VIL:仍能維持輸出為邏輯”1”的最大輸入電壓VIH:仍能維持輸出為邏輯”0”的最小輸入電壓VILVIH**雜訊抑制與雜訊容限VOHVOLVILVOHVIHVOL雜訊最大允許電壓雜訊最小允許電壓**雜訊抑制與雜訊容限高雜訊容限低雜訊容限不定區(qū)VIHVIL"1""0"VOHVOLVNMHVNMLGateOutputGateInputVNML=VIL-VOLVNMH=VOH-VIH**有效低電平輸出Vin輸入低電平有效範(fàn)圍0VIL有效高電平輸出Vout輸入高電平有效範(fàn)圍VIHVDD過(guò)渡區(qū)VOHVOL雜訊雜訊幅值＋VOL<VIL雜訊幅值<VIL-VOL高電平雜訊雜訊幅值＋VIH<VOH雜訊幅值<VOH-VIH低電平NMH=VOH-VIHNMH=VOH-VIH雜訊抑制與雜訊容限高雜訊容限低雜訊容限**2.抗干擾能力VO(V)VOHVOLVi(V)VILVIHVO(V)VOHVOLVi(V)VILVIHVO(V)VOHVOLVi(V)VILVIH**VO(V)VOHVOLVi(V)VILVIHVLVNMH=VOH-VIHVNML=VIL-VOLVNMLVNMH**VA:00.6V;>0.6V;0.6VVNMH=VOH-VIHVNML=VIL-VOLVNML=0.6V-0.3V=0.3V兩管單元非門(mén)的雜訊容限AR1R2VCCVOB1B2T1T2**簡(jiǎn)易TTL與非門(mén)R1R2VCCB1ABC1VVOL=0.3VVOL=0.3VVB1=VBE1+VOL=0.3V+0.7V=1VVB1被嵌位在1VIB1=(VCC-1V)/R1

=5V-1V/4K=1mA4K4KIC1B2T2管截止,VOH=VCC-IOHR2輸出高電平時(shí)電路供給負(fù)載門(mén)的電流0.4VIOH2.負(fù)載能力**

兩管單元TTL與非門(mén)的靜態(tài)特性-負(fù)載能力...能夠驅(qū)動(dòng)多少個(gè)同類負(fù)載門(mén)正常工作NN扇出**ABCR1R2VCCB1B2T1T24K4K1.求低電平輸出時(shí)的扇出解：負(fù)載電流IC=NNIILVCCVOT1T24K4KVCCVOT1T24K4K。。。IILN個(gè)ICIILIIL=(VCC-VBES)/R1=(5V-0.7V)/4K≈1.1mA解得：NN≈3**ABCR1R2VCCB1B2T1T24K4K2.求高電平輸出時(shí)的扇出要求保證輸出高電平≥3V解：負(fù)載電流IC=NNIIHVCCVOT1T24K4KVCCVOT1T24K4K。。。IIHN個(gè)ICIIHIIH=-IE=0.018mAVOH=VCC-ICR2≥3VNN=25＝25**ABCR1R2VCCVOB1B2T1T2

兩管單元TTL與非門(mén)的靜態(tài)特性3.直流功耗P=ICC*VCC靜態(tài)功耗：電路導(dǎo)通和截止時(shí)的功耗1.空載導(dǎo)通電源電流ICCL:2.空載截止電源電流ICCH:3.電路

平均靜態(tài)功耗：4K4K**ABCR1R2VCCVOB1B2T1T2

兩管單元TTL與非門(mén)的瞬態(tài)特性延遲時(shí)間下降時(shí)間存儲(chǔ)時(shí)間上升時(shí)間Vit0Vit0t0t1t2t3t4t5td=t1-t2tf=t2-t1ts=t4-t3tr=t5-t6**

平均傳輸延遲時(shí)間tpd導(dǎo)通延遲時(shí)間tPHL

：輸入波形上升沿的50%幅值處到輸出波形下降沿50%幅值處所需要的時(shí)間，截止延遲時(shí)間tPLH：從輸入波形下降沿50%幅值處到輸出波形上升沿50%幅值處所需要的時(shí)間，平均傳輸延遲時(shí)間tpd：通常tPLH＞tPHL，tpd越小，電路的開(kāi)關(guān)速度越高。輸入信號(hào)VI輸出信號(hào)V0返回**簡(jiǎn)易TTL與非門(mén)的版圖接觸孔集電區(qū)基區(qū)發(fā)射區(qū)電阻電源線VCCVSS**ABCR1R2VCCVOB1B2T1T2簡(jiǎn)易TTL與非門(mén)的缺點(diǎn)1.輸入抗干擾能力小2.電路輸出端負(fù)載能力弱3.IB2太小，導(dǎo)通延遲改善小四管單元與非門(mén)**

典型四管單元TTL與非門(mén)ABCR1R2VCCVOB1B2T1T2T3T5R3ABCR1R2VCCVOB1B2T1T2R5**

典型四管單元TTL與非門(mén)ABCR1R2VCCVOB1B2T1T2T3T5T2管使電路低電平雜訊容限VNML提高了一個(gè)結(jié)壓降，因此電路抗干擾能力增強(qiáng)。T3、T5構(gòu)成推挽輸出（又稱圖騰柱輸出），使電路負(fù)載能力增強(qiáng)。T5基極驅(qū)動(dòng)電流增大，電路導(dǎo)通延遲得到改善。ABCR1R2VCCVOB1B2T1T2電平移位作用R3R4180**ABCR1R2VCCVOB1B2T1T2兩管單元TTL與非門(mén)

電路抗干擾能力小電路輸出端負(fù)載能力弱

IB2小，導(dǎo)通延遲較大四管單元TTL與非門(mén)T2管的引入提高了抗干擾能力有源負(fù)載的引入提高了電路的負(fù)載能力ABCR1R2VCCVOB1B2T1T2T5**ABCR1R2VCCVOB1B2T1T2T5電路導(dǎo)通時(shí)，T2、T5飽和VO=VOL這時(shí)，T2管的集電極和輸出之間的電位差為：VC2-VO=VCES2+VBES5-VCES5≈VBES5=0.8VT5和D不能同時(shí)導(dǎo)通D起了電平移位的作用R5T3**ABCR1R2VCCVOB1B2T1T2T5R5T3R1R2VCCVOB1B2T1T2T5R5T4ABT3T3、T4管構(gòu)成達(dá)林頓管，T4管不會(huì)進(jìn)入飽和區(qū)反向時(shí)T4管的基極有泄放電阻，使電路的平均延遲時(shí)間下降四管單元TTL與非門(mén)五管單元TTL與非門(mén)**5管單元TTL與非門(mén)電路輸入級(jí)由多發(fā)射極電晶體T1和基極電組R1組成，它實(shí)現(xiàn)了輸入變數(shù)A、B、C的與運(yùn)算輸出級(jí)：由T3、T4、T5和R4、R5組成其中T3、T4構(gòu)成複合管，與T5組成推拉式輸出結(jié)構(gòu)。具有較強(qiáng)的負(fù)載能力中間級(jí)是放大級(jí)，由T2、R2和R3組成，T2的集電極C2和發(fā)射極E2可以分提供兩個(gè)相位相反的電壓信號(hào)**TTL與非門(mén)工作原理

輸入端至少有一個(gè)接低電平0.3V3.6V3.6V1V3.6VT1管:A端發(fā)射結(jié)導(dǎo)通，Vb1=VA+Vbe1=1V，其他發(fā)射結(jié)均因反偏而截止.5-0.7-0.7=3.6VVb1=1V,所以T2、T5截止,VC2≈Vcc=5V,T3：微飽和狀態(tài)。T4：放大狀態(tài)。電路輸出高電平為：5V**

輸入端全為高電平3.6V3.6V2.1V0.3VT1:Vb1=Vbc1+Vbe2+Vbe5=0.7V×3=2.1V因此輸出為邏輯低電平VOL=0.3V3.6V發(fā)射結(jié)反偏而集電極正偏.處?kù)斗聪蚍糯鬆顟B(tài)T2：飽和狀態(tài)T3：Vc2=Vces2+Vbe5≈1V，使T3導(dǎo)通，Ve3=Vc2-Vbe3=1-0.7≈0.3V，使T4截止。T5：飽和狀態(tài)，TTL與非門(mén)工作原理**

輸入端全為高電平，輸出為低電平

輸入至少有一個(gè)為低電平時(shí)，輸出為高電平由此可見(jiàn)電路的輸出和輸入之間滿足與非邏輯關(guān)係T1：反向放大狀態(tài)T2：飽和狀態(tài)T3：導(dǎo)通狀態(tài)T4：截止?fàn)顟B(tài)T5：深飽和狀態(tài)T2：截止?fàn)顟B(tài)T3：微飽和狀態(tài)T4：放大狀態(tài)T5：截止?fàn)顟B(tài)TTL與非門(mén)工作原理**TTL與非門(mén)工作速度存在問(wèn)題：TTL門(mén)電路工作速度相對(duì)於MOS較快，但由於當(dāng)輸出為低電平時(shí)T5工作在深度飽和狀態(tài)，當(dāng)輸出由低轉(zhuǎn)為高電平，由於在基區(qū)和集電區(qū)有存儲(chǔ)電荷不能馬上消散，而影響工作速度。改進(jìn)型TTL與非門(mén)

可能工作在飽和狀態(tài)下的電晶體T1、T2、T3、T5都用帶有肖特基勢(shì)壘二極體（SBD）的三極管代替，以限制其飽和深度，提高工作速度**n-epiP-SiP+P+Sn+Epn+Bn+-BLCB**返回改進(jìn)型TTL與非門(mén)

增加有源泄放電路1、提高工作速度由T6、R6和R3構(gòu)成的有源泄放電路來(lái)代替T2射極電阻R3減少了電路的開(kāi)啟時(shí)間縮短了電路關(guān)閉時(shí)間2、提高抗干擾能力T2、T5同時(shí)導(dǎo)通，因此電壓傳輸特性曲線過(guò)渡區(qū)變窄，曲線變陡，輸入低電平雜訊容限VNL提高了0.7V左右**TTL“與非”門(mén)的靜態(tài)特性及主要參數(shù)

電壓傳輸特性TTL“與非”門(mén)輸入電壓VI與輸出電壓VO之間的關(guān)係曲線，即VO=f（VI）截止區(qū)當(dāng)VI≤0.6V，Vb1≤1.3V時(shí)，T2、T5截止，輸出高電平VOH=3.6V線性區(qū)當(dāng)0.6V≤VI≤1.3V，0.7V≤Vb2＜1.4V時(shí)，T2導(dǎo)通，T5仍截止，VC2隨Vb2升高而下降，經(jīng)T3、T4兩級(jí)射隨器使VO下降轉(zhuǎn)折區(qū)飽和區(qū)返回**VILVOHVIHVOLTTL“與非”門(mén)的靜態(tài)特性及主要參數(shù)

抗干擾能力（雜訊容限）VIL：保證輸出為標(biāo)準(zhǔn)高電平VOH的最大輸入低電平值VIH：保證輸出為標(biāo)準(zhǔn)低電平VOL的最小輸入高電平值低電平雜訊容限VNL：VNL=VIL-VOL高電平雜訊容限VNH：VNH=VIH-VOH**TTL“與非”門(mén)的靜態(tài)特性及主要參數(shù)

輸入特性輸入電流與輸入電壓之間的關(guān)係曲線，即II=f（VI）假定輸入電流II流入T1發(fā)射極時(shí)方向?yàn)檎?，反之為?fù)1.輸入短路電流ISD（也叫輸入低電平電流IIL）當(dāng)VIL=0V時(shí)由輸入端流出的電流前級(jí)驅(qū)動(dòng)門(mén)導(dǎo)通時(shí)，IIL將灌入前級(jí)門(mén)，稱為灌電流負(fù)載2.輸入漏電流IIH（輸入高電平電流）指一個(gè)輸入端接高電平，其餘輸入端接低電平，經(jīng)該輸入端流入的電流。約10μA左右返回**

扇入係數(shù)Ni和扇出係數(shù)NO1.扇入係數(shù)Ni是指合格的輸入端的個(gè)數(shù)2.扇出係數(shù)NO是指在灌電流（輸出低電平）狀態(tài)下驅(qū)動(dòng)同類門(mén)的個(gè)數(shù)。其中IOLmax為最大允許灌電流，,IIL是一個(gè)負(fù)載門(mén)灌入本級(jí)的電流（≈1.4mA）。No越大，說(shuō)明門(mén)的負(fù)載能力越強(qiáng)返回TTL“與非”門(mén)的外特性及主要參數(shù)**

平均傳輸延遲時(shí)間tpd導(dǎo)通延遲時(shí)間tPH：L輸入波形上升沿的50%幅值處到輸出波形下降沿50%幅值處所需要的時(shí)間，截止延遲時(shí)間tPLH：從輸入波形下降沿50%幅值處到輸出波形上升沿50%幅值處所需要的時(shí)間，平均傳輸延遲時(shí)間tpd：通常tPLH＞tPHL，tpd越小，電路的開(kāi)關(guān)速度越高。一般tpd=10ns～40ns輸入信號(hào)VI輸出信號(hào)V0TTL“與非”門(mén)的外特性及主要參數(shù)返回**§2-2其他類型TTL門(mén)電路三態(tài)邏輯門(mén)（TSL）集電極開(kāi)路TTL“與非”門(mén)（OC門(mén)）**集電極開(kāi)路TTL“與非”門(mén)（OC門(mén)）10該與非門(mén)輸出低電平，T5導(dǎo)通

TTL門(mén)輸出端並聯(lián)問(wèn)題當(dāng)將兩個(gè)TTL“與非”門(mén)輸出端直接並聯(lián)時(shí)：Vcc→R5→門(mén)1的T4→門(mén)2的T5產(chǎn)生一個(gè)很大的電流產(chǎn)生一個(gè)大電流1、抬高門(mén)2輸出低電平2、會(huì)因功耗過(guò)大損壞門(mén)器件注：TTL輸出端不能直接並聯(lián)該與非門(mén)輸出高電平，T5截止**TTL與非門(mén)電路集電極開(kāi)路TTL“與非”門(mén)（OC門(mén)）

OC門(mén)的結(jié)構(gòu)RLVC集電極開(kāi)路與非門(mén)（OC門(mén)）當(dāng)輸入端全為高電平時(shí)，T2、T5導(dǎo)通，輸出F為低電平；輸入端有一個(gè)為低電平時(shí)，T2、T5截止，輸出F高電平接近電源電壓VC。

OC門(mén)完成“與非”邏輯功能邏輯符號(hào)：輸出邏輯電平：低電平0.3V高電平為VC（5-30V）ABF

**

OC門(mén)實(shí)現(xiàn)“線與”邏輯FRLVC相當(dāng)於“與門(mén)”邏輯等效符號(hào)

負(fù)載電阻RL的選擇集電極開(kāi)路TTL“與非”門(mén)（OC門(mén)）**集電極開(kāi)路TTL“與非”門(mén)（OC門(mén)）

OC門(mén)應(yīng)用--電平轉(zhuǎn)換器OC門(mén)需外接電阻，所以電源VC可以選5V—30V，因此OC門(mén)作為T(mén)TL電路可以和其他不同類型不同電平的邏輯電路進(jìn)行連接TTL電路驅(qū)動(dòng)CMOS電路圖CMOS電路的VDD=5V—18V，特別是VDD>VCC時(shí)，必須選用集電極開(kāi)路（OC門(mén)）TTL電路CMOS電源電壓VDD=5V時(shí)，一般的TTL門(mén)可以直接驅(qū)動(dòng)CMOS門(mén)**三態(tài)邏輯門(mén)（TSL）

三態(tài)門(mén)工作原理除具有TTL“與非”門(mén)輸出高、低電平狀態(tài)外，還有第三種輸出狀態(tài)

—高阻狀態(tài)，又稱禁止態(tài)或失效態(tài)非門(mén)，是三態(tài)門(mén)的狀態(tài)控制部分E使能端六管TTL與非門(mén)增加部分當(dāng)E=0時(shí)，T4輸出高電平VC=1，D2截止，此時(shí)後面電路執(zhí)行正常與非功能F=AB10.31V1V輸出F端處?kù)陡咦锠顟B(tài)記為ZT6、T7、T9、T10均截止Z當(dāng)ē=1時(shí)，**使能端的兩種控制方式低電平使能高電平使能三態(tài)門(mén)的邏輯符號(hào)ABF

EFAB

E**

三態(tài)門(mén)的應(yīng)用1.三態(tài)門(mén)廣泛用於數(shù)據(jù)匯流排結(jié)構(gòu)任何時(shí)刻只能有一個(gè)控制端有效，即只有一個(gè)門(mén)處?kù)稊?shù)據(jù)傳輸，其他門(mén)處?kù)督範(fàn)顟B(tài)2.雙向傳輸當(dāng)E=0時(shí)，門(mén)1工作，門(mén)2禁止，數(shù)據(jù)從A送到B；E=1時(shí)，門(mén)1禁止，門(mén)2工作，數(shù)據(jù)從B送到A。三態(tài)邏輯門(mén)（ThreeStateLogic,TSL）匯流排TTL或非門(mén)**ABCR1R2VCCFB1B2T1T2F=ABCF=A+B+CVCCVOR2AT1BT2TTL與或非門(mén)**ABCR1VCCFR2T1T2DEFR1F=ABC+DEFABCDEFF速度不夠快

防止管子進(jìn)入飽和狀態(tài)

半導(dǎo)體記憶體****1.記憶體分類RWM非揮發(fā)記憶體（NVRWM）只讀記憶體（ROM）RandomAccessNon-RandomAccessEPROM固定式只讀記憶體（Mask-programmed）SRAM(cache,registerfile)FIFO/LIFOE2PROMDRAMShiftRegisterCAMFLASH可編程只讀記憶體(PROM)一、概述記憶體是用來(lái)存放（記憶）數(shù)據(jù)、指令、程式等資訊，並根據(jù)需要能讀出或既能讀出又能寫(xiě)入這些資訊的積體電路存儲(chǔ)容量：存儲(chǔ)單元的總數(shù)。**2.記憶體的容量一個(gè)存儲(chǔ)單元可存儲(chǔ)一個(gè)二進(jìn)位數(shù)位（bit）字長(zhǎng)：字的位數(shù)稱為字長(zhǎng)。如4位、8位、16位、32位等。因此，存儲(chǔ)容量常用“N（個(gè)字）×M（位）”表示。如：1024位的記憶體，若字長(zhǎng)為8，則存儲(chǔ)128個(gè)字（128×8）。1DMemory結(jié)構(gòu)**Word0Word1Word2Wordn-1Wordn-2StorageCellmbitsnwordsS0S1S2S3Sn-2Sn-1Input/Outputnwords

n個(gè)選擇信號(hào)Word0Word1Word2Wordn-1Wordn-2StorageCellmbitsS0S1S2S3Sn-2Sn-1Input/OutputA0A1Ak-1Decoder通過(guò)解碼器：輸入信號(hào)數(shù)k=log2n3.記憶體的結(jié)構(gòu)2DMemory結(jié)構(gòu)**A0RowDecoderA1Aj-1靈敏放大器位線(bitline)字線(wordline)存儲(chǔ)單元(storagecell)行地址列地址AjAj+1Ak-1讀/寫(xiě)電路ColumnDecoder2k-j2jInput/Output(mbits)3DMemory結(jié)構(gòu)**RowAddrColumnAddrBlockAddrInput/Output(mbits)優(yōu)點(diǎn):1.更短的字或位線2.塊地址選擇只啟動(dòng)一個(gè)塊，因此節(jié)省功耗記憶體的構(gòu)成：

1.存儲(chǔ)陣列

2.地址譯碼器（行和列地址譯碼器）

3.讀寫(xiě)電路**二、只讀記憶體ROM(ReadOnlyMemory)**WLBLWLBL1WLBLWLBLWLBL0VDDWLBLGNDDiodeROMMOSROM1MOSROM21.只讀記憶體的存儲(chǔ)單元2.MOSORROM**WL[0]VDDBL[0]WL[1]WL[2]WL[3]VbiasBL[1]Pull-downloadsBL[2]BL[3]VDD3.MOSNORROM**WL[0]GNDBL[0]WL[1]WL[2]WL[3]VDDBL[1]Pull-updevicesBL[2]BL[3]GNDMOSNORROMLayout1**用擴(kuò)散層編程PolysiliconMetal1DiffusionMetal1onDiffusion面積小MOSNORROMLayout2**PolysiliconMetal1DiffusionMetal1onDiffusion用接觸孔編程工序?yàn)獒崞冢虼瞬挥迷跀U(kuò)散層就等用戶4.MOSNANDROM**默認(rèn)情況下字線為高，被選中時(shí)為低。WL[0]WL[1]WL[2]WL[3]VDDPull-updevicesBL[3]BL[2]BL[1]BL[0]字線工作在負(fù)邏輯MOSNANDROMLayout1**不需要到VDD和GND的接觸孔;跟NORROM相比，性能有所下降。進(jìn)一步更加減小了版圖面積；PolysiliconDiffusionMetal1onDiffusion用金屬1層編程用金屬將不需要的電晶體源漏短路NANDROMLayout2**PolysiliconThreshold-altering

implantMetal1onDiffusion用離子注入層編，需增加一道工序注入n型雜質(zhì)降低閾值使其變成耗盡型，相當(dāng)於短路普通OR、NOR、NAND結(jié)構(gòu)缺點(diǎn)靜態(tài)