基于fpga的同步定點(diǎn)觸發(fā)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

基于fpga的同步定點(diǎn)觸發(fā)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

作為同步處理器的重要組成部分，同步時(shí)間觸發(fā)系統(tǒng)可以驅(qū)動(dòng)從源裝置（如分割事件）到距離結(jié)束的設(shè)備加速離子。一般而言,同步定時(shí)觸發(fā)系統(tǒng)不僅要滿(mǎn)足一定的定時(shí)精度,還要可靠性高。在國(guó)內(nèi)外,許多加速器實(shí)驗(yàn)室利用第三方軟硬件平臺(tái)已實(shí)現(xiàn)了多種同步定時(shí)觸發(fā)系統(tǒng),如基于PXIe、VME、PCI和CPCI總線(xiàn)的定時(shí)觸發(fā)系統(tǒng)。這些系統(tǒng)的成本高,軟硬件不易裁剪,因此它們適用于大型加速器系統(tǒng)。蘭州重離子加速器冷卻儲(chǔ)存環(huán)(HIRFL-CSR)是一種全粒子、多用途的大型同步加速器,基于該系統(tǒng),中國(guó)科學(xué)院近代物理研究所已成功研制了重離子腫瘤治療技術(shù)。為推廣這種技術(shù),一種重離子治癌專(zhuān)用裝置正在建設(shè)中。該裝置由ECR離子源、回旋加速器、低能束運(yùn)線(xiàn)、同步加速器、高能束運(yùn)線(xiàn)及4個(gè)治療終端組成。與HIRFL-CSR不同的是,該裝置中大部分磁鐵電源采用基于FPGA控制器的數(shù)字電源方案。相對(duì)于模擬電源,數(shù)字電源能接收并處理數(shù)字信號(hào),因此,數(shù)字電源進(jìn)入加速器系統(tǒng)改變了加速器電源的測(cè)控方式。為滿(mǎn)足這種小型醫(yī)用加速器建設(shè)的需求,結(jié)合小型醫(yī)用加速器的粒子單一、觸發(fā)事件組合固定等特點(diǎn),研制低成本、靈活、高效的同步定時(shí)觸發(fā)系統(tǒng)十分必要。本工作采用ALTERA公司的可編程片上技術(shù)實(shí)現(xiàn)一種基于可編程硬件的同步定時(shí)觸發(fā)系統(tǒng)。結(jié)合數(shù)字脈沖電源,對(duì)該系統(tǒng)進(jìn)行同步觸發(fā)測(cè)試。1電液同步實(shí)時(shí)觸發(fā)系統(tǒng)運(yùn)行,使各機(jī)聯(lián)合加速。在固定軌道上,各重離子同步加速器采用高頻變諧波同步加速的方式對(duì)重離子進(jìn)行同步加速,是通過(guò)同步改變磁場(chǎng)和高頻電場(chǎng)頻率來(lái)實(shí)現(xiàn)的。重離子在偏轉(zhuǎn)磁場(chǎng)作用下作閉合軌道運(yùn)動(dòng),隨著離子能量的增加,偏轉(zhuǎn)磁場(chǎng)與加速離子的高頻電場(chǎng)頻率也同步增加,這樣就可維持離子在固定軌道上的諧振加速。在諧振加速的同時(shí),磁場(chǎng)電源系統(tǒng)提供加速偏轉(zhuǎn)磁場(chǎng)。其中,二極磁鐵電源、四極磁鐵電源、注引切割磁鐵電源等數(shù)以百計(jì)的電源均要同步運(yùn)行。特別在加速不同能量的離子時(shí),磁場(chǎng)電源要能輸出不同的電流波形。這些同步動(dòng)作是由同步定時(shí)觸發(fā)系統(tǒng)來(lái)驅(qū)動(dòng)完成的。同步定時(shí)觸發(fā)系統(tǒng)可通過(guò)分發(fā)不同事件的方式來(lái)實(shí)時(shí)通知磁場(chǎng)電源更換電流的參考波形或同步輸出電流,以加速不同離子、不同能量的束流。因此,同步定時(shí)觸發(fā)系統(tǒng)的可靠性、實(shí)時(shí)性、定時(shí)精確性對(duì)離子的同步加速產(chǎn)生重要影響。分發(fā)的不同事件表現(xiàn)為一系列的事件序列,在同步觸發(fā)系統(tǒng)的光纖網(wǎng)絡(luò)上實(shí)時(shí)傳輸,即同步定時(shí)觸發(fā)系統(tǒng)是重離子同步加速器對(duì)帶電離子進(jìn)行同步加速的驅(qū)動(dòng)器。2同時(shí)均勻觸發(fā)系統(tǒng)的設(shè)計(jì)2.1同步控制板設(shè)計(jì)重離子同步定時(shí)觸發(fā)系統(tǒng)作為同步加速器的組成部分,包括事件的組織、控制、傳輸、接收等環(huán)節(jié)?？紤]到小型化同步加速器是一種專(zhuān)用、結(jié)構(gòu)緊湊、可靠性高的裝置,同時(shí)為提高系統(tǒng)集成度,增加安全聯(lián)鎖保護(hù)功能,系統(tǒng)采用一種樹(shù)形結(jié)構(gòu),如圖1所示。該系統(tǒng)由操作軟件、事件控制器、中心扇出器、前端扇出器組成。2.2事件組合控制同步定時(shí)觸發(fā)系統(tǒng)的主要任務(wù)是在每個(gè)加速周期內(nèi),將代表不同意義的觸發(fā)事件分發(fā)到前端設(shè)備。當(dāng)重離子同步加速器的磁場(chǎng)電源收到觸發(fā)事件時(shí),電源控制器根據(jù)收到的觸發(fā)事件或選擇電流參考波形、或啟動(dòng)輸出電流、或不作任何動(dòng)作。因此,為了使同步觸發(fā)信號(hào)以無(wú)時(shí)間差的方式同時(shí)到達(dá)多臺(tái)磁場(chǎng)電源端,且能區(qū)分不同離子、不同能量的電流參考波形,系統(tǒng)采用一種事件觸發(fā)的方式,即按加速要求定義一種定長(zhǎng)的二進(jìn)制序列(1~1024bit),用以代表不同的觸發(fā)事件,送入磁場(chǎng)電源控制器,以指示電源執(zhí)行某種動(dòng)作。一般情況下,觸發(fā)事件至少包含兩種:更換波形事件和同步啟動(dòng)事件。在加速器運(yùn)行的過(guò)程中,根據(jù)設(shè)定的順序和時(shí)間間隔,這些觸發(fā)事件周期性地被送入電源端,以進(jìn)行連續(xù)加速。對(duì)HIRFL-CSR而言,這個(gè)周期通常有十幾秒。分發(fā)事件的順序是固定的。首先,事件控制器根據(jù)加速要求先送出更換波形事件,事件經(jīng)過(guò)等長(zhǎng)光纖、中心扇出器和前端扇出器,以接近無(wú)時(shí)間差的方式到達(dá)多臺(tái)電源端。此時(shí),電源因收到更換波形事件而選擇事件指定的波形,并開(kāi)始等待,等待的時(shí)間就是設(shè)定的延時(shí),若延時(shí)完成,事件控制器將立即送出同步啟動(dòng)事件,當(dāng)電源收到同步啟動(dòng)事件時(shí),系統(tǒng)便啟動(dòng)一次加速過(guò)程。同步加速器對(duì)事件延時(shí)的精度要求高,一般要小于500ns,這由同步定時(shí)觸發(fā)系統(tǒng)保證。除了用于組織觸發(fā)事件和延時(shí),操作軟件還用于控制事件發(fā)送過(guò)程的啟動(dòng)、停止及運(yùn)行模式。觸發(fā)事件和延時(shí)列于表1。系統(tǒng)可根據(jù)加速器的要求定義事件組合,通過(guò)發(fā)送這些事件組合的方式來(lái)驅(qū)動(dòng)前端控制器產(chǎn)生多種行為。對(duì)同步加速器而言,分發(fā)不同的事件組合意味著加速不同種類(lèi)的離子或加速不同能量的離子。3系統(tǒng)完成3.1fpga軟硬件協(xié)同設(shè)計(jì)同步定時(shí)觸發(fā)系統(tǒng)的核心是事件控制器?？删幊唐舷到y(tǒng)(SOPC)是一種特殊的嵌入式系統(tǒng),其基于FPGA電路,具有靈活的設(shè)計(jì)方式,可裁減、可擴(kuò)充、可升級(jí),具備軟硬件在系統(tǒng)可編程能力。ALTERA公司的SOPC技術(shù),提供以NIOSII(32bit處理器)和實(shí)時(shí)多任務(wù)操作系統(tǒng)為中心的軟件設(shè)計(jì)技術(shù)及豐富的IPCore,這使FPGA靈活的硬件設(shè)計(jì)與處理器的強(qiáng)大軟件功能有機(jī)地結(jié)合在一起,從而實(shí)現(xiàn)軟硬件協(xié)同設(shè)計(jì)。采用這種協(xié)同設(shè)計(jì)方法,能高效地實(shí)現(xiàn)事件控制器,其硬件結(jié)構(gòu)如圖2所示。運(yùn)用硬件描述語(yǔ)言把系統(tǒng)需要的事件控制功能轉(zhuǎn)化為SOPC的一個(gè)外圍I/O塊,即觸發(fā)模塊。這樣,NIOSII既能通過(guò)以太網(wǎng)(Ethernet)或通用異步收發(fā)器(UART)與上位機(jī)進(jìn)行數(shù)據(jù)交互,又能通過(guò)Avalon總線(xiàn)與觸發(fā)模塊交互數(shù)據(jù)。NIOSII的嵌入式程序要編譯成elf格式的文件才能燒入外部FLASH,并借助外部RAM運(yùn)行。2觸發(fā)模塊的控制裝置觸發(fā)模塊是事件控制器的核心功能單元,通過(guò)VHDL編程來(lái)實(shí)現(xiàn),其工作原理如圖3所示。觸發(fā)模塊是通過(guò)讀寫(xiě)控制寄存器并利用雙口RAM交換數(shù)據(jù)的方式工作的。根據(jù)加速要求而設(shè)置的更換波形事件、同步啟動(dòng)事件及其相應(yīng)的延時(shí)通過(guò)Avalon總線(xiàn)分別寫(xiě)入事件RAM(1~1024bit)和延時(shí)RAM(1~1024bit)。邏輯控制塊是觸發(fā)模塊工作過(guò)程的控制單元,其內(nèi)部的控制寄存器用于控制觸發(fā)模塊的工作方式。此外,邏輯控制塊內(nèi)部的工作狀態(tài)將實(shí)時(shí)反饋到NIOSII的嵌入式程序,以便系統(tǒng)對(duì)觸發(fā)模塊的工作狀態(tài)進(jìn)行監(jiān)測(cè)。在觸發(fā)模塊工作過(guò)程中,首先,讀取事件RAM和延時(shí)RAM中的數(shù)據(jù),并分別送入延時(shí)單元和移位寄存器,同時(shí)啟動(dòng)移位寄存器發(fā)送第一個(gè)事件及啟動(dòng)延時(shí)單元的第一個(gè)延時(shí)過(guò)程。一旦事件發(fā)送完畢且延時(shí)完成后,立即進(jìn)入第二個(gè)事件的讀取、發(fā)送及延時(shí)過(guò)程,如此直至發(fā)送完最后一個(gè)事件。在最后一個(gè)觸發(fā)延時(shí)結(jié)束時(shí),根據(jù)觸發(fā)模式(連續(xù)觸發(fā)模式或單次觸發(fā)模式)或重新進(jìn)入第一個(gè)事件的發(fā)送過(guò)程,或停止發(fā)送過(guò)程。同步加速器加速時(shí),需設(shè)置為連續(xù)觸發(fā)模式,以驅(qū)動(dòng)前端設(shè)備周期性地加速帶電離子;而單次觸發(fā)模式僅用于系統(tǒng)測(cè)試。安全聯(lián)鎖信號(hào)是來(lái)自現(xiàn)場(chǎng)的安全保護(hù)信號(hào),若發(fā)生安全問(wèn)題,該信號(hào)能立即屏蔽觸發(fā)事件,以便快速停止加速過(guò)程。3.2界面與事件控制器操作軟件是通過(guò)計(jì)算機(jī)對(duì)事件控制器進(jìn)行監(jiān)控的界面,是由VC6實(shí)現(xiàn)的一種基于TCP/IP協(xié)議的對(duì)話(huà)框程序,可配置到控制中心的計(jì)算機(jī)上。界面與事件控制器的通信有兩種方式:Ethernet和UART。相對(duì)于利用網(wǎng)頁(yè)與事件控制器進(jìn)行數(shù)據(jù)交互的方式,操作軟件的數(shù)據(jù)交互方式則具備更好的靈活性和實(shí)時(shí)性,且易于實(shí)時(shí)監(jiān)測(cè)事件觸發(fā)器的運(yùn)行狀態(tài)。操作軟件可設(shè)置的參數(shù)為:更換波形事件、更換波形的觸發(fā)延時(shí)、同步啟動(dòng)事件、同步啟動(dòng)的觸發(fā)延時(shí)及加速周期;監(jiān)控參數(shù)為:安全信號(hào)、事件總數(shù)、當(dāng)前事件號(hào)及觸發(fā)狀態(tài)(連續(xù)觸發(fā),單次觸發(fā),停止)。2ucosiii操作系統(tǒng)嵌入式程序是一種在事件控制器中運(yùn)行的基于NIOSII的多線(xiàn)程服務(wù)器程序,植入了UCOSII操作系統(tǒng)。該程序的主要功能是借助SOPC的以太網(wǎng)口(或通用異步收發(fā)器)與NIOSII處理器來(lái)對(duì)觸發(fā)模塊實(shí)時(shí)地進(jìn)行數(shù)據(jù)讀寫(xiě),以便觸發(fā)模塊與上位機(jī)交互數(shù)據(jù)或命令。3.3事件接收單元在電源端,觸發(fā)事件通過(guò)光纖進(jìn)入數(shù)字控制器的事件接收單元,如圖4所示。通過(guò)硬件描述語(yǔ)言編程實(shí)現(xiàn)的事件接收單元,利用過(guò)采樣方法對(duì)事件進(jìn)行接收和驗(yàn)證,然后根據(jù)事件的內(nèi)容向波形處理單元分別送出兩個(gè)上升沿信號(hào):一個(gè)代表更換波形,另一個(gè)代表輸出電流。由于事件接收單元是一種可編程硬件電路,因此,事件接收的時(shí)間可得到精確控制。4系統(tǒng)測(cè)試以數(shù)字脈沖電源為觸發(fā)對(duì)象,建立同步定時(shí)觸發(fā)測(cè)試系統(tǒng),并利用示波器對(duì)電源收到的觸發(fā)事件進(jìn)行測(cè)試。測(cè)試中,所有光纖的長(zhǎng)度為5m。4.1信號(hào)信號(hào)觸發(fā)測(cè)試在兩臺(tái)電源上,同一觸發(fā)事件的波形如圖5中的通道1、2所示。高電平表示二進(jìn)制0,低電平表示二進(jìn)制1。該事件是一32bit的二進(jìn)制序列,其十六進(jìn)制形式表示為(C05A0001)16。利用示波器測(cè)量通道延時(shí)的功能,在兩臺(tái)電源上測(cè)試同一事件首個(gè)上升沿的時(shí)延,結(jié)果如圖6所示。經(jīng)過(guò)240h的觸發(fā)測(cè)試,通道1與通道2時(shí)延的統(tǒng)計(jì)最大值為44ns。該時(shí)差主要來(lái)自光纖上傳輸信號(hào)的抖動(dòng)。此外,經(jīng)測(cè)試,在390kHz的通信時(shí)鐘下,15m長(zhǎng)的光纖上信號(hào)抖動(dòng)小于120ns。由于現(xiàn)場(chǎng)光纖長(zhǎng)度不大于15m,且系統(tǒng)的同步誤差要求小于500ns,因此,15m的光纖上信號(hào)的抖動(dòng)不影響系統(tǒng)的同步性。4.2事件發(fā)送時(shí)間將觸發(fā)事件定義為一個(gè)32bit的二進(jìn)制序列,其十六進(jìn)制形式為(FFFFFFFF)16,觸發(fā)延時(shí)設(shè)為100μs,并選擇連續(xù)觸發(fā)模式,測(cè)試事件間的延時(shí)誤差,其波形如圖7所示。事件發(fā)送時(shí)間應(yīng)為一段80μs的低電平,實(shí)際測(cè)試值在82.4~82.6μs之間,其中有2.5μs的固定延時(shí)。對(duì)于事件間的延時(shí)(光標(biāo)a與b之間的時(shí)差),實(shí)際測(cè)試的平均值為104.8μs,其中有5μs的固定延時(shí)。固定延時(shí)屬于系統(tǒng)延時(shí),其值固定不變,通過(guò)數(shù)據(jù)補(bǔ)償方法可消除(從事件間延時(shí)中減去固定延時(shí))。經(jīng)測(cè)試,補(bǔ)償后事件間的延時(shí)抖動(dòng)小于200ns。此外,由于該系統(tǒng)基于可編程技術(shù)實(shí)現(xiàn),通過(guò)改變延時(shí)RAM的數(shù)據(jù)寬度和延時(shí)時(shí)鐘,就能改變延時(shí)單位,即控制延時(shí)精度。4.3未發(fā)現(xiàn)觸發(fā)中斷或誤觸發(fā)在實(shí)驗(yàn)室240h的觸發(fā)測(cè)試過(guò)程中,該系統(tǒng)未出現(xiàn)觸發(fā)中斷或誤觸發(fā)的現(xiàn)象。同時(shí),通過(guò)實(shí)驗(yàn)驗(yàn)證了安全聯(lián)鎖功能的可靠