EDA期末考試試題

EDA復習資料大全絕對符合考試規(guī)定第一部分：填空題1.普通把EDA技術的發(fā)展分為CAD、CAE和EDA三個階段，并向著ESDA方向發(fā)展。2.EDA技術在應用設計領域重要包含哪四個方面的內(nèi)容（1）HDL（2）PLD3）EDA工具軟件（4）EDA開發(fā)系統(tǒng)。3．EDA技術的基本特性（1）自頂向下的設計辦法；（2）采用硬件描述語言；（3）高層綜合和優(yōu)化；（4）并行工程；（5）開放性和原則化。4．現(xiàn)在最流行的并成為IEEE原則的硬件描語言是VHDL和Verilog-HDL。5．什么是PLD？答：PLD，Programmable-Logic-Device，即可編程邏輯器件。是一種含有內(nèi)建構造、由顧客編程以實現(xiàn)某種邏輯功效的新型邏輯器件。6．SPLD的基本構造框圖是什么？7．普通CPLD器件最少包含可編程邏輯宏單元，可編程I/O單元和可編程內(nèi)部連線3種基本構造。普通FPGA器件最少包含可編程邏輯功效塊/CLB、IOB/可編程I/O塊和PI/可編程內(nèi)部互連三類可編程資源。8．用PROM完畢半加器/全加器的示意圖。9．使用方框圖示意出采用硬件描述語言設計硬件電路進行由上而下的設計的三個層次為：設計規(guī)格設計規(guī)格行為級描述門級仿真、定時檢查輸出門級網(wǎng)表邏輯綜合優(yōu)化行為級仿真RLT級仿真RLT級描述12310．可編程邏輯器件的發(fā)展趨勢在哪5個方面（1）向更大規(guī)模、更高集成度的片上系統(tǒng)方向發(fā)展（2）向低電壓、低功耗的綠色器件方向發(fā)展（3）向更高速可預測延時的方向發(fā)展（4）向在PLD內(nèi)嵌入多個功效模塊的方向發(fā)展（5）向模數(shù)混合可編程的方向發(fā)展11．現(xiàn)在，在PLD器件制造與生產(chǎn)領域的三大公司為Altera、Xilinx和Lattice12．FPGA的發(fā)明者是Xilinx公司；ISP編程技術的發(fā)明者是Lattice公司。13、現(xiàn)在常見的可編程邏輯器件的編程和配備工藝涉及基于E2PROM/Flash技術、基于SRAM查找表的編程單元和基于反熔絲編程單元。14、基于EPROM、E2PROM和快閃存儲（flash）器件的可編程器件，在系統(tǒng)斷電后編程信息不丟失15、采用SRAM構造的的可編程器件，在系統(tǒng)斷電后編程信息丟失16、Verilog-HDL于1983年推出，是在C語言的基礎上演化而來的。于1995年正式采納為IEEE原則，其代號為Verilog-HDL1634-1995。17、一種基本的Verilog-HDL程序由模塊構成。18、一種完整的Verilog-HDL設計模塊涉及：模塊核心字和模塊名、端口列表、端口定義、和功效描述4部分。19、Verilog-HDL模塊的I/O端口聲明用來聲明模塊端口定義中各端口數(shù)據(jù)流動方向，涉及輸入端口、輸出端口和雙向端口。20、Verilog-HDL語言的三種慣用的模型描述辦法為行為描述、構造描述和數(shù)據(jù)流描述。21．Verilog-HDL的數(shù)值集合由哪四種基本的值構成（1）0（2）1（3）x（4）z。22、10’hxf=10’xxxxxx1111;10’hzf=10’zzzzzz1111;23、標記符count、Count、COUNT是代表同一標記符嗎？不是，由于標記符分辨大小寫。24、wor和trior連線類型，在多重驅(qū)動時，含有線或特性的連線；wand和triand連線類型，在多重驅(qū)動時，含有線與特性的連線。25、Wire[15:0]wire-b表達連線寬度為16位，其最高位為15，最低位為0。26、tri[7:0]bus表達定義了一種8位寬的線矢量，名字叫bus。27、慣用的register型變量重要為reg、integer、time和real四種。28、若a=5’b10x01,b=5’b10x01,則a==b的成果為xa===b的成果為129、若A=5’b11011,B=5’b10101,則有&A=0|B=1~A=5’b00100A&B=5’b1000130、若A=8’b1000_0100則A<<3的成果為8’b00100000A>>3的成果為8’b00010000；31、對于Verilog-HDL語言中的核心字，在建模時都必須小寫。32、MAX+plusⅡ軟件是Altera公司自己開發(fā)的第三代PLD開發(fā)軟件。33、MAX+plusⅡ軟件支持的設計的方式有圖形輸入、文本輸入、波形輸入和符號輸入等不同的編輯方式。34.MAX+plusⅡ軟件環(huán)境下，執(zhí)行原理圖輸入設計法，應選擇圖形輸入方式。其設計文獻保存的擴展名應為.gdf.若在MAX+plusⅡ軟件環(huán)境下，執(zhí)行文本輸入設計法，應選擇文本輸入方式。對于Verilog語言其設計文獻保存的擴展名應為.v.第一部分思考題：1、談談你對EDA技術的理解。(什么是EDA)。EDA技術就是以大規(guī)?？删幊踢壿嬈骷樵O計載體，以硬件描述語言為系統(tǒng)邏輯描述的重要體現(xiàn)方式，以計算機、大規(guī)模可編程邏輯器件的開發(fā)軟件及實驗開發(fā)系統(tǒng)為設計工具，通過有關的開發(fā)軟件，自動完畢用軟件的方式設計的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真，直至完畢對于特定目的芯片的適配編譯、邏輯映射、編程下載等工作，最后形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術，或稱為IES/ASIC自動設計技術。2、EDA技術的精髓是什么？它們各自的含義是什么？答：精髓是建模、仿真、綜合。建模指的是用硬件描述語言描述電路的功效；仿真指的是驗證所建模型的電路功效；綜合是指把軟件模型轉(zhuǎn)化為硬件電路。3.簡要解釋建模、仿真和綜合的含義。答：建模是指用硬件描述語言描述電路的功效。仿真是指驗證電路的功效。綜合是指把軟件模型轉(zhuǎn)化為硬件電路。4、EDA技術的重要特性有哪些？答：自頂向下的設計辦法；采用硬件描述語言；高層綜合優(yōu)化；并行工程；開放性和原則化。5、什么是硬件描述語言？用硬件描述語言設計電路有哪些優(yōu)點？答：是一種用于設計硬件電子系統(tǒng)的計算機語言，它用軟件編程的方式來描述電子系統(tǒng)的功效、電路構造和連接形式；與傳統(tǒng)的門級描述方式相比，它更適合復雜數(shù)字電子系統(tǒng)的設計。突出的優(yōu)點：①語言的公開可運用性；②設計與工藝的無關性；③寬范疇的描述能力；④便于組織大規(guī)模系統(tǒng)的設計；⑤便于設計的復用、交流、保存和修改等。6、Top-Down與Bottom-Up的硬件電路的設計辦法各有何優(yōu)缺點?答：Top-Down的設計辦法有助于早期發(fā)現(xiàn)構造設計上的錯誤，避免設計工作的浪費，減少了邏輯功效仿真的工作量，提高了設計的一次成功率。6、描述用Verilog-HDL語言，建模的普通環(huán)節(jié)（流程）？8：仿真波形8：仿真波形測試和分析7：建立仿真波形文獻6：啟動編譯器5：選擇目標器件1：建立工作庫文獻名2：輸入設計項目原理圖/HDL代碼3：取名并存盤4：將項目設立成Project9：引腳鎖定并編譯名10：編程下載/配備11：測試驗證7、運用EDA技術進行電子系統(tǒng)的設計有什么特點？答：①用軟件的方式設計硬件；②用軟件方式設計的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關的開發(fā)軟件自動完畢的；③設計過程中可用有關軟件進行多個仿真；④系統(tǒng)可現(xiàn)場編程，在線升級；⑤整個系統(tǒng)可集成在一種芯片上，體積小、功耗低、可靠性高。3、從使用的角度講，EDA技術重要涉及幾個方面的內(nèi)容？答：EDA技術的學習重要應掌握四個方面的內(nèi)容：①大規(guī)?？删幊踢壿嬈骷?；②硬件描述語言；③軟件開發(fā)工具；④實驗開發(fā)系統(tǒng)。其中，硬件描述語言是重點。8、硬件描述語言VHDL的特點是什么？VHDL是一種含有形式化、層次化和規(guī)范化的硬件描述語言。1硬件有關構造2VHDL的并發(fā)性3混合級描述以及混合級模擬。9、對于目的器件為FPGA/CPLD的VHDL設計，其工程設計涉及幾個重要環(huán)節(jié)？每步的作用是什么？每步的成果是什么？答：第一:需要進行“源程序的編輯和編譯”—用一定的邏輯體現(xiàn)手段將設計體現(xiàn)出來;第二：要進行“邏輯綜合”---將用一定的邏輯體現(xiàn)手段將體現(xiàn)出來的設計通過一系列的操作，分解成一系列的邏輯電路及對應的關系（電路分解）；第三：要進行目的器件的“布線/適配”---在選用的目的器件中建立這些基本邏輯電路的對應關系（邏輯實現(xiàn)）第四：目的器件的編程下載---將前面的軟件設計通過編程變成具體的設計系統(tǒng)（物理實現(xiàn)）；最后要進行硬件仿真/硬件測試---驗證所設計的系統(tǒng)與否符合規(guī)定。同時，在過程中要進行有關“仿真”---模擬有關設計成果與設計構想與否相符。設計基本流程如圖所示。10、IP是什么？IP與EDA技術的關系是什么？答：IP在EDA技術開發(fā)中含有十分重要的地位；與EDA、固IP、硬IP軟IP普通是以硬件描述語言HDL源文獻的形式出現(xiàn)。而IP的產(chǎn)生能夠簡化EDA設計的復雜度。11、體現(xiàn)式C<=A+B中，A、B和C的數(shù)據(jù)類型都是STD_LOGIC_VECTOR，與否能直接進行加法運算？闡明因素和解決方法。12、VHDL中有哪三種數(shù)據(jù)對象？具體闡明它們的功效特點及使用辦法。答:在VHDL中，數(shù)據(jù)對象(DataObjects)類似于一種容器，它接受不同數(shù)據(jù)類型的賦值。數(shù)據(jù)對象有三種，即常量(CONSTANT)、變量(VARIABLE)和信號(SIGNAL)。前兩種能夠從傳統(tǒng)的計算機高級語言中找到對應的數(shù)據(jù)類型，其語言行為與高級語言中的變量和常量十分相似。但信號是含有更多的硬件特性的特殊數(shù)據(jù)對象，是VHDL中最有特色的語言要素之一。1）常量(CONSTANT)常量代表數(shù)字電路中的電源、地、恒定邏輯值等常數(shù)；常量的定義和設立重要是為了使設計實體中的常數(shù)更容易閱讀和修改。例如，將位矢的寬度定義為一種常量，只要修改這個常量就能很容易地變化寬度，從而變化硬件構造。在程序中，常量是一種恒定不變的值，一旦作了數(shù)據(jù)類型的賦值定義后，在程序中不能再變化，因而含有全局意義。2）變量(VARIABLE)變量代表暫存某些值的載體，變量慣用在實現(xiàn)某種算法的賦值語句中；在VHDL語法規(guī)則中，變量是一種局部量，只能在進程和子程序中使用。變量不能將信息帶出對它作出定義的現(xiàn)在設計單元。變量的賦值是一種抱負化的數(shù)據(jù)傳輸，是立刻發(fā)生，不存在任何延時的行為。3）信號(SIGNAL)信號代表物理設計中的某一條硬件連接線，涉及輸入、輸出端口。是描述硬件系統(tǒng)的基本數(shù)據(jù)對象。信號能夠作為設計實體中并行語句模塊間的信息交流通道。在VHDL中，信號及其有關的信號賦值語句、決斷函數(shù)、延時語句等較好地描述了硬件系統(tǒng)的許多基本特性。如硬件系統(tǒng)運行的并行性；信號傳輸過程中的慣性延時特性；多驅(qū)動源的總線行為等。時序電路中觸發(fā)器的記憶特性。信號作為一種數(shù)值容器，不僅能夠容納現(xiàn)在值，也能夠保持歷史值。這一屬性與觸發(fā)器的記憶功效有較好的對應關系。13、信號與變量的區(qū)別有哪些？信號能夠用來描述哪些硬件特性？答：變量賦值與信號賦值的區(qū)別在于，變量含有局部特性，它的有效只局限于所定義的一種進程中，或一種子程序中，它是一種局部的、臨時性數(shù)據(jù)對象(在某些狀況下)。對于它的賦值是立刻發(fā)生的(假設進程已啟動)，即是一種時間延遲為零的賦值行為。信號則不同，信號含有全局性特性，它不僅能夠作為一種設計實體內(nèi)部各單元之間數(shù)據(jù)傳送的載體，并且可通過信號與其它的實體進行通信(端口本質(zhì)上也是一種信號)。信號的賦值并不是立刻發(fā)生的，它發(fā)生在一種進程結束時。賦值過程總是有某種延時的，它反映了硬件系統(tǒng)并不是立刻發(fā)生的，它發(fā)生在一種進程結束時。賦值過程總是有某些延時的，它反映了硬件系統(tǒng)的重要特性，綜合后能夠找到與信號對應的硬件構造，如一根傳輸導線、一種輸入/輸出端口或一種D觸發(fā)器等。14、名詞解釋：VHDL、.實體闡明、.構造體、類屬表、數(shù)據(jù)對象、并行語句、程序包。答：1）VHDL（VeryhighspeedintergatedcircuitHardwareDescriptionLanguage）:非常高速集成電路的硬件描述語言。2）實體闡明：用來描述電路器件的外部狀況及各信號端口的基本性質(zhì)。3）構造體:通過若干并行語句來描述設計實體的邏輯功效（行為描述）或內(nèi)部電路構造（構造描述），從而建立設計實體輸出與輸入之間的關系。4）類屬表:用來擬定設計實體中定義的局部常數(shù)，用以將信息參數(shù)傳遞到實體，用類屬表指明器件的某些特性。最慣用的是上升沿和下降沿之類的延遲時間，負載電容、驅(qū)動能力和功耗等。5）數(shù)據(jù)對象:數(shù)據(jù)對象是數(shù)據(jù)類型的載體，共有三種形式的對象：Constant（常量）、Variable（變量）、Signal（信號）。6）并行語句:并行語句有五種類型，能夠把它們當作構造體的五種子構造。這五種語句構造本身是并行語句，但內(nèi)部可能含有并行運行的邏輯描述語句或次序運行的邏輯描述語句，如進程內(nèi)部包含的即為次序語句。五種語句構造分別為塊語句、進程語句、信號賦值語句、子程序調(diào)用語句和元件例化語句。7）程序包:程序包可定義某些公用的子程序、常量以及自定義數(shù)據(jù)類型等。多個VHDL編譯系統(tǒng)都含有多個原則程序包，如Std-Logic-1164和Standard程序包。顧客也可已自行設計程序包。程序包由兩個獨立的單元構成：程序包聲明單元和程序包體單元構成。8、元件例化語句的作用是什么？答：元件例化語句作用：把已經(jīng)設計好的設計實體稱為一種元件或一種模塊，它能夠被高層次的設計引用。是使VHDL設計構成自上而下層次設計的重要途徑。15、信號與變量的區(qū)別有哪些？信號能夠用來描述哪些硬件特性？答：變量賦值與信號賦值的區(qū)別在于，變量含有局部特性，它的有效只局限于所定義的一種進程中，或一種子程序中，它是一種局部的、臨時性數(shù)據(jù)對象(在某些狀況下)。對于它的賦值是立刻發(fā)生的(假設進程已啟動)，即是一種時間延遲為零的賦值行為。信號則不同，信號含有全局性特性，它不僅能夠作為一種設計實體內(nèi)部各單元之間數(shù)據(jù)傳送的載體，并且可通過信號與其它的實體進行通信(端口本質(zhì)上也是一種信號)。信號的賦值并不是立刻發(fā)生的，它發(fā)生在一種進程結束時。賦值過程總是有某種延時的，它反映了硬件系統(tǒng)并不是立刻發(fā)生的，它發(fā)生在一種進程結束時。賦值過程總是有某些延時的，它反映了硬件系統(tǒng)的重要特性，綜合后能夠找到與信號對應的硬件構造，如一根傳輸導線、一種輸入/輸出端口或一種D觸發(fā)器等。16、什么是并行語句？什么是次序語句？答：并行語句重要用來描述模塊之間的連接關系，次序語句普通用來實現(xiàn)模塊算法部分。17、進程語句的特點是什么？答：進程(PROCESS)語句是最具VHDL語言特色的語句。由于它提供了一種用算法(次序語句)描述硬件行為的辦法。進程事實上是用次序語句描述的一種進行過程，也就是說進程用于描述次序事件。重要特點有：進程與進程或其它并發(fā)語句之間的并發(fā)性；進程內(nèi)部的次序性；進程的啟動于掛起（由敏感信號的變化來啟動），并不是任何時候都處在啟動狀態(tài)。：進程與進程或其它并發(fā)語句之間的通信。18、什么是重載運算符？VHDL的IEEE庫中的哪個程序包預定義了該操作符？答：為不同數(shù)據(jù)類型間的運算帶來極大的方便,通過重新定義運算符的方式，允許被重載的運算符能夠?qū)π碌臄?shù)據(jù)類型進行操作，或者允許不同的數(shù)據(jù)類型之間用此運算符進行運算。這就是重載運算符。VHDL的IEEE庫中的STD_LOGIC_UNSIGNED程序包預定義了該操作符。19、并行信號賦值語句有哪三種形式？條件信號賦值語句又分別與什么語句等效？答：簡樸信號賦值語句、條件信號賦值語句和選擇信號賦值語句。條件信號賦值語句與進程中的多選擇IF語句等價。20、Case語句有什么特點？其分支條件使用時有哪些注意事項？答：CASE語句根據(jù)滿足的條件直接選擇多項次序語句中的一項執(zhí)行。用來描述總線或編碼、譯碼行為?？勺x性比IF語句強。使用CASE語句需注意下列幾點：(1)條件句中的選擇值必須在體現(xiàn)式的取值范疇內(nèi)。(2)除非全部條件句中的選擇值能完整覆蓋CASE語句中體現(xiàn)式的取值，否則最末一種條件句中的選擇必須用“OTHERS”表達。它代表已給的全部條件句中未能列出的其它可能的取值，這樣能夠避免綜合器插入不必要的寄存器。這一點對于定義為STD_LOGIC和STD_LOGIC_VECTOR數(shù)據(jù)類型的值尤為重要，由于這些數(shù)據(jù)對象的取值除了1和0以外，還可能有其它的取值，如高阻態(tài)Z、不定態(tài)X等。(3)CASE語句中每一條件句的選擇只能出現(xiàn)一次，不能有相似選擇值的條件語句出現(xiàn)。(4)CASE語句執(zhí)行中必須選中，且只能選中所列條件語句中的一條。這表明CASE語句中最少要包含一種條件語句。21、元件例化語句的作用是什么？如何進行元件例化？元件例化時端口映射有哪兩種方式？有什么注意事項？答：把低層次元件安裝（調(diào)用）到現(xiàn)在層次設計實體內(nèi)部的過程。涉及類屬參數(shù)傳遞、元件端口映射。例化名稱：例化元件名稱［GENERICMAP(類屬名稱＝﹥體現(xiàn)式--類屬參數(shù)的映射的對應關系｛，類屬名稱＝﹥體現(xiàn)式｝）］［端口名稱＝﹥］體現(xiàn)式--元件端口的映射｛，［端口名稱＝﹥］體現(xiàn)式｝）；元件例化時端口映射有兩種方式：名稱關聯(lián)方式：低層次端口名＝﹥現(xiàn)在層次端口名、信號名；位置關聯(lián)方式：（現(xiàn)在層次端口名，現(xiàn)在層次端口名，?）；22.‘簡述QuartusII的設計流程。答：QuartusII的設計過程涉及設計項目的建立與設計的輸入、設計編譯、設計校驗（仿真和定時分析）、器件編程四個環(huán)節(jié)。設計輸入：能夠采用原理圖輸入、HDL語言描述、及波形輸入等幾個方式。設計編譯：先根據(jù)設計規(guī)定設定編譯參數(shù)和編譯方略，如器件的選擇、邏輯綜合方式的選擇等。然后根據(jù)設定的參數(shù)和方略對設計項目進行網(wǎng)表提取、邏輯綜合和器件適配，并產(chǎn)生報告文獻、延時信息文獻及編程文獻，供分析仿真和編程使用。設計校驗（項目仿真）：涉及功效仿真、時序仿真和定時分析，能夠運用軟件的仿真功效來驗證設計項目的邏輯功效與否對的。器件編程與驗證：用通過仿真確認后的編程文獻通過編程器（Programmer）將設計下載到實際芯片中，最后測試芯片在系統(tǒng)中的實際運行性能。在設計過程中，如果出現(xiàn)錯誤，則需重新回到設計輸入階段，改正錯誤或調(diào)節(jié)電路后重復上述過程?；蛘撸涵h(huán)節(jié)1：建立工作庫文獻夾；2：編輯設計文獻；3：存盤，注意實體名與文本取名一致；4：創(chuàng)立工程；5：選擇目的器件；6：啟動編譯；7：建仿真波形文獻；8：仿真測試和波形分析；9：引腳鎖定并編譯；10：編程下載/配備；11：硬件測試。23、設計項目的驗證有哪幾個辦法？答：涉及功效仿真、時序仿真和定時分析。功效仿真又稱前仿真，是在不考慮器件延時