第四章 組合邏輯的分析與設(shè)計(jì)

1第四章組合邏輯的分析與設(shè)計(jì)計(jì)算機(jī)學(xué)院 余波Content組合邏輯設(shè)計(jì)方法1數(shù)字集成電路介紹2譯碼器與編碼器3數(shù)字多路器4加法器與減法器5二進(jìn)制比較器與ALU63數(shù)字邏輯電路按照功能可分為

組合邏輯電路簡(jiǎn)稱組合電路，它由最根本的的邏輯門電路組合而成。 時(shí)序邏輯電路簡(jiǎn)稱時(shí)序電路，它是由最根本的邏輯門電路加上反響邏輯回路〔輸出到輸入〕或器件組合而成的電路。組合電路n-inputsm-outputs(僅根據(jù)當(dāng)前輸入值決定)組合電路n-inputsm-outputs存儲(chǔ)單元下一狀態(tài)當(dāng)前狀態(tài)4 組合邏輯電路特點(diǎn)是：輸出值只與當(dāng)時(shí)的輸入值有關(guān)，即輸出唯一地由當(dāng)時(shí)的輸入值決定。電路沒有記憶功能，輸出狀態(tài)隨著輸入狀態(tài)的變化而變化，類似于電阻性電路，如加法器、譯碼器、編碼器、數(shù)據(jù)選擇器等都屬于此類。時(shí)序邏輯電路特點(diǎn)：與組合電路最本質(zhì)的區(qū)別在于時(shí)序電路具有記憶功能。時(shí)序電路的特點(diǎn)是：輸出不僅取決于當(dāng)時(shí)的輸入值，而且還與電路過去的狀態(tài)有關(guān)。它類似于含儲(chǔ)能元件的電感或電容的電路，如觸發(fā)器、鎖存器、計(jì)數(shù)器、移位存放器、儲(chǔ)存器等電路都是時(shí)序電路的典型器件。5組合電路構(gòu)成組合電路....x1x2xnymy2y1y3Y1=f1(x1,x2,…,xn)Y2=f2(x1,x2,…,xn)Ym=fm(x1,x2,…,xn)...對(duì)一個(gè)具有n輸入的組合邏輯電路，那么可能有2n種對(duì)輸入變量的組合，對(duì)每一種變量組合，有可能會(huì)產(chǎn)生一個(gè)二進(jìn)制輸出。6邏輯表達(dá)式表達(dá)式化簡(jiǎn)構(gòu)造真值表邏輯功能分析組合邏輯的分析start邏輯圖start邏輯問題畫出邏輯圖表達(dá)式并化簡(jiǎn)構(gòu)造真值表分析輸入輸出組合邏輯的設(shè)計(jì)7P1=(ABC)’P2=A·P1=A·(ABC)’P3=B·P1=B·(ABC)’P4=C·P1=C·(ABC)’Step1:例1：分析如下邏輯電路的邏輯功能F=(P2+P3+P4)’=(A·(ABC)’+B·(ABC)’+C·(ABC)’)’=((ABC)’(A+B+C))’=ABC+A’B’C’Step2:8Step3:列出真值表Step4:分析邏輯功能：當(dāng)三個(gè)變量相同時(shí)輸出1。9例2：設(shè)計(jì)一組合電路，采用2421BCD編碼來驅(qū)動(dòng)TIL-312七段顯示塊。2421BCD編碼10ABCDEFGABCDEFG11輸入變量對(duì)應(yīng)的最小項(xiàng)數(shù)字多輸出函數(shù)顯示2421BCD碼12A=∑(1,10)B=∑(11,12)C=∑(8)D=∑(1,10,13)E=∑(1,9,10,11,13,15)F=∑(1,8,9,13)G=∑(0,1,13)A=[(w’z)’(x’yz’)’]’B=[(xy’z’)’(x’yz)’]’C=(wx’y’z’)’D=[(xy’z)’(x’yz’)’(w’z)’]’E=[(x’y)’(z)’]’F=[(wx’y’)’(y’z)’]’G=[(w)(xy’z)’]’A=w’z+x’yz’B=xy’z’+x’yzC=wx’y’z’D=xy’z+x’yz’+w’zE=x’y+zF=wx’y’+y’zG=w’+xy’z13Content組合邏輯設(shè)計(jì)方法1數(shù)字集成電路介紹2譯碼器與編碼器3數(shù)字多路器4加法器與減法器5二進(jìn)制比較器與ALU615數(shù)字集成電路介紹數(shù)字集成電路系列(ICcategory)TTL

低功耗 Lowpower(L) 高速 Highspeed(H)

低功耗肖特基LowpowerSchottky(LS) 肖特基 Schottky(S) 先進(jìn)低功耗肖特基AdvancedLowpowerSchottky(ALS) 先進(jìn)肖特基AdvancedSchottky(AS)ECLCMOS16SN74LS00生產(chǎn)者CT:中國(guó)TTLSN：德州儀器HD：日立54---軍用溫度范圍〔-55℃～125℃〕74---商用溫度范圍〔0℃～70℃〕Lowpower(L)Highspeed(H)LowpowerSchottky(LS)Schottky(S)AdvancedLowpowerSchottky(ALS)AdvancedSchottky(AS)集成電路命名規(guī)那么〔TTL〕1718SN74LS0019SN5410,SN54LS10,SN54S10SN7410,SN74LS10,SN74S1020SN5427,SN54LS27SN7427,SN74LS2721SN5404,SN54LS04,SN54S04SN7404,SN74LS04,SN74S0422Content組合邏輯設(shè)計(jì)方法1數(shù)字集成電路介紹2譯碼器與編碼器3數(shù)字多路器4加法器與減法器5二進(jìn)制比較器與ALU624譯碼器將N個(gè)輸入轉(zhuǎn)換成對(duì)應(yīng)的M個(gè)輸出的過程M≤2N類型全部譯碼和局部譯碼；二進(jìn)制譯碼、代碼譯碼器、數(shù)字顯示譯碼器。Eg: N-2n譯碼器， eg:3線-8線譯碼器N-M譯碼器，M<2n,eg:4線-10線譯碼器2526Y0=(G’B’A’)’=G+B+AY1=(G’B’A)’=G+B+A’Y2=(G’BA’)’=G+B’+AY3=(G’BA)’=G+B’+A’使能信號(hào)2線-4線譯碼器2774XX139譯碼器邏輯電路圖2874LS139引腳圖29Y0’=(C’B’A’)’Y1’=(C’B’A)’Y2’=(C’BA’)’Y3’=(C’BA)’Y4’=(CB’A’)’Y5’=(CB’A)’Y6’=(CBA’)’Y7’=(CBA)’SN74LS138——真值表3線-8線譯碼器低電平為有效輸出30SN74LS13831Y0’=(C’B’A’)’Y1’=(C’B’A)’Y2’=(C’BA’)’Y3’=(C’BA)’Y4’=(CB’A’)’Y5’=(CB’A)’Y6’=(CBA’)’Y7’=(CBA)’譯碼功能：根據(jù)輸出引腳哪一條線有效，就可知道具體輸入的二進(jìn)制代碼是哪一種組合。=m0’=m1’=m2’=m3’=m4’=m5’=m6’=m7’32由3-8譯碼器構(gòu)成的邏輯電路如下圖，寫出邏輯函數(shù)F1，F(xiàn)2.33對(duì)二輸入變量A0,A1，譯碼器將得到四個(gè)輸出Y0,Y1,Y2,Y3，對(duì)三輸入變量A0,A1,A2，譯碼器將得到八個(gè)輸出Y0,Y1,…,Y7，每一個(gè)輸出Yi對(duì)應(yīng)該輸入的最小項(xiàng)。對(duì)二輸入變量，如：Yi’=0，即輸入變量組合A1A0的M進(jìn)制(M輸出)形式為i。用數(shù)字形式表示即：Yi

mi可用譯碼器實(shí)現(xiàn)最小項(xiàng)

341)二進(jìn)制譯碼器的輸出端能提供輸入變量的全部最小項(xiàng)；2)任何組合邏輯函數(shù)都可以變換為最小項(xiàng)之和的標(biāo)準(zhǔn)式；=>用二進(jìn)制譯碼器和門電路可實(shí)現(xiàn)任何組合邏輯函數(shù)。當(dāng)譯碼器輸出低電平有效時(shí)，多項(xiàng)選擇用與非門；譯碼器輸出高電平有效時(shí)，多項(xiàng)選擇用或門。優(yōu)點(diǎn):可減少集成電路的使用數(shù)量。35例：用3線-8線譯碼器74LS138實(shí)現(xiàn)下面的邏輯函數(shù)：Y1=A’B’+AC+A’C’Y2=A’C+AC’Y3=B’C+BC’36將邏輯函數(shù)化為最小項(xiàng)之和的形式：Y1=A’B’+AC+A’C’=A’B’C+A’B’C’+ABC+AB’C+A’BC’+A’B’C’=m1+m0+m7+m5+m2+m0=(m0’m1’m2’m5’m7’)’Y2=A’C+AC’=A’BC+A’B’C+ABC’+AB’C’=m3+m1+m6+m4

=(m1’m3’m4’m6’)’Y3=B’C+BC’=AB’C+A’B’C+ABC’+A’BC’=m5+m1+m6+m2=(m1’m2’m5’m6’)’37當(dāng)譯碼器輸出低電平有效時(shí)，多項(xiàng)選擇用與非門；譯碼器輸出高電平有效時(shí)，多項(xiàng)選擇用或門。思考：其它連接方法？Y1=(m0’m1’m2’m5’m7’)’Y2=(m1’m3’m4’m6’)’Y3=(m1’m2’m5’m6’)’38Y1=A’B’+AC+A’C’=m0+m1+m2+m5+m7

=∑(0,1,2,5,7) =∏(3,4,6)=M3M4M6

=m3’m4’m6’Y2=A’C+AC’=m1+m3+m4+m6 =∑(1,3,4,6) =∏(0,2,5,7) =m0’m2’m5’m7’

Y3=B’C+BC’=m1+m2+m5+m6

=∑(1,2,5,6) =∏(0,3,4,7) =m0’m3’m4’m7’39Y1=m3’m4’m6’Y2=m0’m2’m5’m7’

Y3=m0’m3’m4’m7’40練習(xí)：分別用邏輯門和74LS138畫出下面邏輯表達(dá)式X=f(a,b,c)=∑(0,3,5,6,7) =a’b’c’+ab+bc+ac41G=f(x,y,z)=∑(0,1,2,4,5,6,7) =∏(3)例：用邏輯門和74LS138畫出下面邏輯表達(dá)式

42解：①輸出信號(hào)譯碼器的級(jí)聯(lián) 例：試用兩片3－8譯碼器74LS138組成4線－16線譯碼器，將輸入的4位二進(jìn)制代碼w,x,y,z譯成16個(gè)獨(dú)立的低電平信號(hào)D0～D15。43②輸入信號(hào)和級(jí)聯(lián)問題111片2譯碼0001111片1譯碼0000D8～D15D0～D7xyzW0111000011111000片選信號(hào)=>使能選中片1：不選片1：利用w控制每片中的一個(gè)使能信號(hào)443-8譯碼器擴(kuò)展成4-16譯碼器思考：用2-4譯碼器擴(kuò)展成4-16譯碼器45利用一個(gè)2-4譯碼器及四個(gè)3-8譯碼器實(shí)現(xiàn)一個(gè)5-32譯碼器46例：利用兩片74XX138譯碼器實(shí)現(xiàn)四變量多輸出函數(shù)。P=f(w,x,y,z)=∑(1,4,8,13)Q=f(w,x,y,z)=∑(2,7,13,14)注：最高位w作為片選信號(hào)47練習(xí)：分別用3線-8線譯碼器和2線-4線譯碼器實(shí)現(xiàn)下面的多輸出函數(shù)：48編碼器與譯碼過程相反，將特定意義的信息編成相應(yīng)的二進(jìn)制代碼的過程n個(gè)二進(jìn)制代碼〔n位二進(jìn)制數(shù)〕對(duì)2n信號(hào)進(jìn)行編碼的電路普通編碼器和優(yōu)先編碼器兩類4950例:8線-3線二進(jìn)制編碼器(octal-to-binary)A0=D1+D3+D5+D7A1=D2+D3+D6+D7A2=D4+D5+D6+D7輸入互斥信號(hào)5152問題：當(dāng)多個(gè)信號(hào)同時(shí)輸入，如何選擇其優(yōu)先級(jí)？?jī)?yōu)先編碼器：當(dāng)輸入端同時(shí)有信號(hào)到來，編碼器自動(dòng)按優(yōu)先權(quán)排隊(duì)，先對(duì)優(yōu)先權(quán)級(jí)別最高的輸入信號(hào)進(jìn)行編碼。然后按優(yōu)先權(quán)順序分別對(duì)其它輸入信號(hào)進(jìn)行編碼。優(yōu)先權(quán)最高5374××148真值表5474××148引腳圖IEEE符號(hào)5574××147真值表56例如：有一個(gè)網(wǎng)絡(luò)家電產(chǎn)品，可以按優(yōu)先權(quán)自動(dòng)處理輸入同時(shí)出現(xiàn)的險(xiǎn)情。優(yōu)先編碼器電路火災(zāi)小偷煤氣泄漏電視空調(diào)處理電路119110傳呼業(yè)主其它其它優(yōu)先編碼器的應(yīng)用57Content組合邏輯設(shè)計(jì)方法1數(shù)字集成電路介紹2譯碼器與編碼器3數(shù)字多路器4加法器與減法器5二進(jìn)制比較器與ALU659數(shù)字多路器〔數(shù)據(jù)選擇器〕——MUX數(shù)字多路器是從多個(gè)輸入數(shù)據(jù)中選擇一個(gè)送往唯一通道輸出，類似一個(gè)多擲開關(guān)。M〔=2N〕個(gè)輸入數(shù)據(jù)需要N位二進(jìn)制信號(hào)來選擇輸出通道，稱為N位選擇變量(地址信號(hào))。數(shù)據(jù)選擇器是一個(gè)多輸入，單輸出的組合邏輯電路。60612選1多路器〔如：74LS157〕真值表選擇變量決定將某個(gè)輸入端的數(shù)據(jù)送至輸出端。輸入數(shù)據(jù)（2路）01SelectD0D162ADADY10'+=2選1多路器01AD0D1輸入數(shù)據(jù)選擇變量63設(shè)計(jì)一個(gè)4選1數(shù)字多路器：在選擇信號(hào)的控制下，從D0～D3中任選一個(gè)送到公共輸出端Y。D2A1A0Y0000D01111D1D3Y=A1’A0’D0+A1’A0D1+A1A0’D2+A1A0D3=∑miDiD0D2D1D30101A1A0選擇信號(hào)64四選一多路器74LS153：1023EN01MUXA0A1D0D1D2D3四選一多路器邏輯符號(hào)A0A101D20D21D22D23EN2Y20123D10D11D12D13EN1Y10123MUX74LS153邏輯符號(hào)65Y=C’B’A’D0+C’B’AD1+C’BA’D2+C’BAD3+CB’A’D4+CB’AD5+CBA’D6+CBAD7

=∑miDiCBA0001111001D0D1D2D3D6D7D4D5原碼輸出〔Y〕卡諾圖八選一數(shù)字多路器66八選一多路器74LS151C、B、A三位地址輸入，可以從8個(gè)輸入數(shù)據(jù)D7~D0中選擇一個(gè)需要數(shù)據(jù)到輸出；D7~D0八個(gè)數(shù)據(jù)輸入端；67數(shù)字多路器的擴(kuò)展 例：用一片2-4譯碼器和四片8選1數(shù)字多路器構(gòu)成32選1數(shù)字多路器。

解：25=32，32選1就需要5位選擇信號(hào) 用A4A3A2A1A0來表示選擇信號(hào)。

信號(hào)分配10110001片2片1000111D8～D15D0～D7

A2A1A0A4A3片4片3D24～D31D16～D2300011100011100011100000001110100001111100001011111000111112-4譯碼器實(shí)現(xiàn)產(chǎn)生片選信號(hào)68 A4A3作2-4譯碼器數(shù)據(jù)輸入。譯碼器輸出分別接四片8選1數(shù)據(jù)選擇器的片選端G’。在A4A3作用下，四片8選1分別被選中，片選端為0的選擇器工作，片選端為1的選擇器不工作。

A2A1A0作8選1選擇輸入。在A2A1A0作用下，多路器8個(gè)輸出端分別被選中并輸出。6901234567012ENYMUX(1)D0D1D2D3D4D5D6D701234567012ENYMUX(2)D8D15D16D2301234567012ENYMUX(3)01234567012ENYMUX(4)D24D31A0A1A2A3A4012301ENBIN/OCT≥1YA4A300011011A2A1A0Y000D0001D1010D2011D3100D4101D5110D6111D7片選信號(hào)：各片的選擇信號(hào)：例：A4A3A2A1A0=11101選中第四片選擇器的D5輸出。Y=D29111011110D5D29思考：如何用一片4選1數(shù)字多路器和四片8選1數(shù)字多路器構(gòu)成32選1數(shù)字多路器？70用兩片74S150〔16選1多路器〕，構(gòu)成1個(gè)32選1的數(shù)字多路器最高位選擇信號(hào)輸入為片選信號(hào)71問題：如何選擇多位數(shù)據(jù)？需要多個(gè)數(shù)字多路器。 例：構(gòu)造邏輯電路實(shí)現(xiàn)對(duì)兩組4位數(shù)據(jù)的選擇。利用四片2選1數(shù)字多路器、選擇信號(hào)、使能信號(hào)在四線數(shù)據(jù)Ai’s和Bi’s中選擇一組送至輸出端Yi’s。 這里,s=0時(shí)將Ai’s送至輸出端Yi’s； s=1時(shí)將Bi’s送至輸出端。72利用兩片74S153構(gòu)成四線數(shù)字多路器1、每個(gè)數(shù)字多路器邏輯電路僅實(shí)現(xiàn)一位輸入數(shù)據(jù)的選擇。選擇四位數(shù)據(jù)，需要四線數(shù)字多路器。2、多個(gè)多路器使用同一選擇信號(hào)輸入。例：A=0,B=0,輸出源數(shù)據(jù)：SD73數(shù)字多路器的應(yīng)用 用數(shù)字多路器實(shí)現(xiàn)邏輯函數(shù)

a)選擇信號(hào)位數(shù)=邏輯函數(shù)中變量個(gè)數(shù)

b)選擇信號(hào)位數(shù)<邏輯函數(shù)中變量個(gè)數(shù)

解決1：多路器級(jí)聯(lián) 解決2：利用降維卡諾圖74例：用8選1數(shù)字多路器實(shí)現(xiàn)邏輯函數(shù)F=f(x,y,z)=∑(1,2,4,5,7)解：8選1數(shù)字多路器的邏輯函數(shù)為Y=C’B’A’D0+C’B’AD1+C’BA’D2+C’BAD3+CB’A’D4+CB’AD5+CBA’D6+CBAD7其中，A,B,C為選擇信號(hào)，Di為數(shù)據(jù)信號(hào)。F=x’y’z+x’yz’+xy’z’+xy’z+xyzC=x,B=y,A=zD0=D3=D6=0D1=D2=D4=D5=D7=1CBA0001111001D0D1D2D3D6D7D4D5Y卡諾圖xyz00011110010Y卡諾圖111110075C=x,B=y,A=zD0=D3=D6=0D1=D2=D4=D5=D7=176卡諾圖的降維卡諾圖的維數(shù)：卡諾圖的變量數(shù)如果把某些變量也作為卡諾圖小方格內(nèi)的值，將減小卡諾圖的維數(shù)，這種卡諾圖稱為降維卡諾圖。作為降維圖小方格中值的那些變量稱為記圖變量。方法： 設(shè)記圖變量為x，對(duì)于原卡諾圖中，當(dāng)x=0時(shí)，原圖單元值為F，x=1時(shí)，原圖單元值為G，那么在新的降維圖中對(duì)應(yīng)的降維圖單元中填入子函數(shù)x’F+xG。其中F和G可以是0、1、某一變量，也可以是某一函數(shù)。77例：實(shí)現(xiàn)對(duì)下面四變量卡諾圖的降維AB00011110CD00011110ABC0001111001四變量三變量二變量DC+D0101ABCDC+D781變量降維圖通過降維以后，相當(dāng)于減少了邏輯函數(shù)的變量數(shù)目。當(dāng)降維卡諾圖的維數(shù)與數(shù)據(jù)選擇器的選擇輸入端數(shù)目相等時(shí)，即可按照用具有n個(gè)選擇輸入端的數(shù)據(jù)選擇器實(shí)現(xiàn)n變量邏輯函數(shù)的方法來實(shí)現(xiàn)m變量的邏輯函數(shù)。01ADC+D0101ABCDC+D79例：用4選1多路器實(shí)現(xiàn)布爾函數(shù)F=f(x,y,z)=∑(1,2,4,5,7)解：F=f(x,y,z)=∑(1,2,4,5,7)=x’y’z+x’yz’+xy’z’+xy’z+xyz函數(shù)輸入變量組合為23=8>4解決方法：對(duì)布爾函數(shù)進(jìn)行降維80方法一：令z為記圖變量1111XYZ00011110011z’XY0101z1zD0=zD1=z’D2=1D3=zF=X’Y’D0+X’YD1+XY’D2+XYD3

=X’Y’Z+X’YZ’+XY’+XYZXYzz’1zD3D2D1D04-1MUXA1A0EN81方法二：令y為記圖變量1111XYZ00011110011Y’XZ0101YY’1D0=yD1=y’D2=y’D3=1F=X’Z’D0+X’ZD1+XZ’D2+XZD3

=X’YZ’+X’Y’Z+XY’Z’+XZFXZYY’1Y’D3D2D1D04-1MUXA1A0EN82方法三：令x為記圖變量1Z0101xx’x1111XYZ00011110011YD0=xD1=1D2=x’D3=xF=Y’Z’D0+Y’ZD1+YZ’D2+YZD3

=XY’Z’+Y’Z+X’YZ’+XYZYzx1x’xD3D2D1D04-1MUXA1A0EN83練習(xí)：用1個(gè)4-to-1MUX實(shí)現(xiàn)下面的布爾函數(shù)F(X,Y,Z)=Σm(1,2,6,7)

F(A,B,C)=

m(1,3,5,6). 函數(shù)輸入變量組合為23=8>4

需對(duì)輸入函數(shù)用卡諾圖降維法得到記圖變量84F(X,Y,Z)=X’Y’Z+X’YZ’+XYZ’+XYZ=Σm(1,2,6,7)111XYZ00011110011z’XY0101z01D0=zD1=z’D2=0D3=1F=X’Y’D0+X’YD1+XY’D2+XYD3

=X’Y’Z+X’YZ’+XYXYzz’01D3D2D1D04-1MUXA1A0EN85F(A,B,C)=Σm(1,3,5,6)111ABC00011110011CAB0101CCC’D0=CD1=CD2=CD3=C’F=A’B’D0+A’BD1+AB’D2+ABD3

=A’B’C+A’BC+AB’C+ABC’8687例：用一個(gè)2選1多路器實(shí)現(xiàn)下面的布爾函數(shù)：F(x1,x2,x3)=x1’x2’+x1x2’+x1x3 函數(shù)輸入變量組合為23=8>2 需對(duì)輸入函數(shù)用卡諾圖降維法〔降為1維卡諾圖〕得到記圖變量88F(x1,x2,x3)=x1’x2’+x1x2’+x1x3=x1’x2’x3’+x1’x2’x3+x1x2’x3’+x1x2’x3+x1x2x3=∑(0,1,4,5,7)0X1X2010111X3111X1X2000111100111X3890X1X2010111X3X2’X101X2’+X3D0=X2’D1=X2’+X3D1D02-1MUXAX1FX2’≥1X390思考：用數(shù)字多路器作為通用邏輯門？1、用2選1多路器實(shí)現(xiàn)邏輯與z=x1x0以一個(gè)變量作為選擇信號(hào)，一個(gè)變量作為輸入信號(hào)=x1x0+0x0’以x0作為選擇信號(hào)，x1作為輸入信號(hào)D0=0,D1=X1912、用2選1多路器實(shí)現(xiàn)邏輯或z=x1+x0=x1x0’+x0

以x0作為選擇信號(hào)，x1作為輸入信號(hào) D0=X1,D1=1922、用2選1多路器實(shí)現(xiàn)邏輯非邏輯非運(yùn)算是單輸入變量z=x’=0·x+1·x’以x作為選擇信號(hào)D0=1,D1=0Content組合邏輯設(shè)計(jì)方法1數(shù)字集成電路介紹2譯碼器與編碼器3數(shù)字多路器4加法器與減法器5二進(jìn)制比較器與ALU694二進(jìn)制加法器 加法器是構(gòu)成算術(shù)運(yùn)算器的根本單元。半加器不考慮低位來的進(jìn)位加法叫半加；能完成半加功能的電路叫半加器。全加器考慮低位來的進(jìn)位加法叫全加；能完成全加功能的電路叫全加器。95一位加法器〔1-bitadder〕能夠?qū)崿F(xiàn)兩個(gè)1位二進(jìn)制數(shù)相加的運(yùn)算輸出和與進(jìn)位。961位半加器 組合邏輯設(shè)計(jì)流程step1：分析輸入與輸出，寫出變量： 輸入：兩個(gè)加數(shù)A,B 輸出：兩個(gè)加數(shù)的和：S，進(jìn)位：Co 輸入與輸出的關(guān)系〔1位二輸入加法的可能〕：0+0=00+1=11+0=11+1=10黃色數(shù)字為和，紅色數(shù)字為進(jìn)位。半加器A加數(shù)B被加數(shù)CO進(jìn)位輸出S半加和97step2：列出真值表ABSCO0000011010101101step3：寫出邏輯函數(shù)step4：畫出邏輯圖981位全加器〔考慮低位來的進(jìn)位〕 組合邏輯設(shè)計(jì)流程step1：分析輸入與輸出，寫出變量： 輸入：兩個(gè)加數(shù)Ai,Bi 來自低位的進(jìn)位：Ci-1 輸出：兩個(gè)加數(shù)的和：S，向高位的進(jìn)位：CiAiBiCi-1SCi0000000110010100110110010101011100111111step2：列出真值表99Ci=AiBi+AiCi-1+BiCi-1

Si=AiBi’Ci-1’+Ai’Bi’Ci-1+Ai’BiCi-1’+AiBiCi-1

=Ai

Bi

Ci-1step3:邏輯函數(shù)100step4:101Ci =AiBi+AiBi’Ci-1+Ai’BiCi-1 =AiBi+(AiBi’+Ai’Bi)Ci-1

=AiBi+(Ai

Bi)Ci-1Si=Ai

Bi

Ci-1102全加器的邏輯符號(hào)進(jìn)位輸入加數(shù)全加和全加器進(jìn)位輸出被加數(shù)103練習(xí)：用一片3-8譯碼器實(shí)現(xiàn)1位全加器S(A,B,Ci-1)=Σm(1,2,4,7)C(A,B,Ci-1)=Σm(3,5,6,7)104多位二進(jìn)制加法器多位數(shù)相加時(shí)，要考慮進(jìn)位進(jìn)位的方式串行進(jìn)位超前進(jìn)位例：設(shè)計(jì)一個(gè)n(n=4)位二進(jìn)制加法器，完成兩個(gè)n位二進(jìn)制的加法，輸出1個(gè)n位的和，以及進(jìn)位輸出

CoutC3C2C1C011010

A3A2A1A01101+B3B2B1B0+1101

-------------------------------

S3S2S1S01010

105串行進(jìn)位全加器由四個(gè)一位二進(jìn)制全加器通過串行級(jí)連組成四位二進(jìn)制全加器每一位全加器的進(jìn)位輸出，送給下一級(jí)的進(jìn)位輸入端。高位的加法運(yùn)算必須等到低位的加法運(yùn)算完成后，才能正確進(jìn)行。106跟筆算相似,用全加器構(gòu)成串行進(jìn)位加法器.優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單。在一些中、低速數(shù)字設(shè)備中仍有應(yīng)用。缺點(diǎn)：速度慢。四位二進(jìn)制全加器，需要經(jīng)過四級(jí)門的延遲時(shí)間。107進(jìn)位生成項(xiàng)傳遞條件進(jìn)位表達(dá)式和表達(dá)式考慮全加器邏輯函數(shù)根本思想:根據(jù)進(jìn)位數(shù)Ci-1的表達(dá)式,先計(jì)算出各高位的進(jìn)位數(shù)。當(dāng)Pi=1,把低位來的進(jìn)位Ci-1傳給Ci當(dāng)Gi=1,那么Ci=1超前進(jìn)位加法器108解決滯后的問題了？=>沒有。怎樣解決？Ci僅由Ai,Bi和C0-1決定。

109遞推式110減少了門電路的延遲，但增加了電路的復(fù)雜度111集成全加器74LS83是一種典型的集成加法器。一片74LS83只能進(jìn)行4位二進(jìn)制數(shù)的加法運(yùn)算，將多片進(jìn)行級(jí)聯(lián)，就可擴(kuò)展加法運(yùn)算的位數(shù)。級(jí)聯(lián)方法：將低位片的進(jìn)位輸出與高位片的進(jìn)位輸入相連112用加法器實(shí)現(xiàn)減法運(yùn)算 方法：求減數(shù)的以二為基的補(bǔ)碼〔補(bǔ)數(shù)〕對(duì)數(shù)N，其補(bǔ)數(shù)為rn-N,n為數(shù)的長(zhǎng)度

113回憶：求任意進(jìn)制以二為基的補(bǔ)碼〔補(bǔ)數(shù)〕的運(yùn)算方法：算法1：1.對(duì)r進(jìn)制數(shù)N，從最低有效位向最高有效位進(jìn)行轉(zhuǎn)換2.遇到的第一個(gè)不為0的位轉(zhuǎn)換為r-ai3.將剩余為轉(zhuǎn)換為r-ai-1，直到最高有效位。算法2： 1.對(duì)r進(jìn)制數(shù)N，從最低有效位向最高有效位進(jìn)行轉(zhuǎn)換2.將每一位轉(zhuǎn)換為r-ai-13.將由步驟2得到的結(jié)果+1。114115BCD加法器 輸入：兩個(gè)n〔例：n=4〕位二進(jìn)制數(shù) 輸出：一個(gè)n位二進(jìn)制數(shù)，進(jìn)位標(biāo)志1161、相加之和小于等于9相加結(jié)果正確。0111〔8421BCD〕=7,正確。2、相加之和大于9相加結(jié)果錯(cuò)誤，需加6修正。1101〔8421BCD〕是非法碼。需加6修正。產(chǎn)生進(jìn)位，本位和正確。3、相加之和產(chǎn)生進(jìn)位，且結(jié)果錯(cuò)誤，需加6修正。0001〔8421BCD〕=17,錯(cuò)誤。正確。錯(cuò)誤產(chǎn)生原因：兩者進(jìn)位關(guān)系不同117結(jié)論：兩個(gè)BCD碼相加，當(dāng)和大于9或進(jìn)位為1，將結(jié)果加6進(jìn)行修正；當(dāng)和小于9那么不修正。修正信號(hào)應(yīng)在有進(jìn)位信號(hào)Cout產(chǎn)生、或兩個(gè)8421BCD碼相加之和為10~15的情況下產(chǎn)生。118119&&1ΣΣΣΣ&加6修正Content組合邏輯設(shè)計(jì)方法1數(shù)字集成電路介紹2譯碼器與編碼器3數(shù)字多路器4加法器與減法器5二進(jìn)制比較器與ALU6121二進(jìn)制比較器功能：實(shí)現(xiàn)對(duì)兩個(gè)數(shù)進(jìn)行比較的電路。兩個(gè)數(shù)A和B相比較，有A＞B、A＜B、A＝B三種情況。一位二進(jìn)制比較器輸入輸出ABFA>B

FA<B

FA=B00011011001010100001真值表1221位二進(jìn)制比較器〔多輸出函數(shù)〕123多位二進(jìn)制數(shù)的比較對(duì)于多位數(shù)值比較，先比較最高位，在高位相等的條件下，取決于低位的比較結(jié)果。例：四位二進(jìn)制比較器真值表

A3

B3A2

B2A1B1

A0B0

FA＞BFA＜BFA＝B

A3＞B3

×

×

×A3＜B3

×

×

×A3＝B3A2＞B2

×

×A3＝B3

A2＜B2

×

×A3＝B3

A2＝B2

A1＞B1

×A3＝B3

A2＝B2

A1＜B1

×A3＝B3

A2＝B2

A1＝B1A0＞B0A3＝B3

A2＝B2

A1＝B1A0＜B0

A3＝B3

A2＝B2

A1＝B1A0＝B0

100

010

100

0