基于ARM和FPGA的SiP通用微處理系統(tǒng)封裝設計

基于ARM和FPGA的SiP通用微處理系統(tǒng)封裝設計摘要：介紹了系統(tǒng)級封裝的概念和特性，闡述了SiP設計的關鍵技術和基本生產(chǎn)實現(xiàn)流程。設計了一款基于ARM和FPGA管芯的SiP通用微處理系統(tǒng)，介紹了該SiP系統(tǒng)的整體框圖，并詳細分析了系統(tǒng)各部分電路的功能結構。該系統(tǒng)具有體積小、功耗低及功能完備等優(yōu)點，充分展現(xiàn)了SiP技術的優(yōu)越性。封裝是連接半導體芯片和電子系統(tǒng)的一道橋梁，隨著半導體產(chǎn)業(yè)的飛速發(fā)展及其向各行業(yè)的迅速滲透，電子封裝已經(jīng)逐步成為實現(xiàn)半導體芯片功能的一項關鍵技術，受到了越來越多的關注。近幾年，消費類電子和特殊應用環(huán)境對嵌入式系統(tǒng)設計的迫切需要帶動了電子封裝產(chǎn)業(yè)的高速發(fā)展。電子封裝技術正朝著多功能、高度集成、高可靠性、小型化等方向發(fā)展，應用領域也從之前的傳統(tǒng)消費類電子設備領域擴展到雷達、聲吶、醫(yī)學影像和石油勘探等領域。目前，業(yè)界高度集成化的電子系統(tǒng)主要有系統(tǒng)級芯片SoC（SystemonChip）和系統(tǒng)級封裝SiP（SysteminPackage）兩種。SoC技術相對比較成熟，已經(jīng)在電子系統(tǒng)中大量使用，但卻越來越受到工藝、可靠性等方面的限制。SiP是基于SoC的一種新型的封裝技術，它將一個或多個芯片及無源器件構成的高性能模塊以芯片管芯的形式堆疊在一個殼體內(nèi)，從而使封裝由單一芯片升級為系統(tǒng)級芯片[1]。與SoC相比，SiP具有系統(tǒng)開發(fā)成本低、研制周期短、集成度高及可靠性高等優(yōu)點。SiP技術功能可定制、體積小、功耗低和重量輕的特點適應了嵌入式系統(tǒng)的發(fā)展需求，在嵌入式領域獲得了越來越多的關注和應用。本文設計了一款采用ARM和FPGA管芯設計實現(xiàn)的SiP系統(tǒng)級封裝，該系統(tǒng)將具有多種功能的通用微處理系統(tǒng)封裝在一顆很小的SiP芯片內(nèi)，體積小、功耗低且功能齊全，實現(xiàn)了系統(tǒng)的高度集成。1系統(tǒng)總體設計圖1為SiP內(nèi)部結構框圖，該SiP系統(tǒng)級封裝以ARM處理器和FPGA控制器為核心構建。采用ARM為主處理器，負責整個系統(tǒng)的控制和管理；FPGA作為系統(tǒng)的主橋控制器，完成系統(tǒng)多功能外設的綜合調(diào)度管理。FPGA內(nèi)部完成離散量、PWM、串口、A/D、D/A等控制邏輯，實現(xiàn)了16路模擬量輸入、2路模擬量輸出、8路PWM輸入、16路PWM輸出、5路離散量輸入、5路離散量輸出、6路RS-232、6路RS-422、1路RS-485等功能。不同于傳統(tǒng)的封裝器件，SiP系統(tǒng)級封裝設計選用的所有器件均為芯片管芯，在該系統(tǒng)設計中，ARM處理器選用SiliconLabs公司的SIM3U167ARMCortex-M3管芯，F(xiàn)PGA選用Xilinx公司的XQV6000管芯，系統(tǒng)的其他功能電路（如PROM電路、A/D及D/A電路、接口驅(qū)動電路）均采用相應的芯片管芯設計。該SiP系統(tǒng)的最終實現(xiàn)形式為BGA304塑體封裝芯片，所有功能信號、CPU下載、FPGA下載、電源信號均以管腳形式引到芯片管腳上。設計中芯片還預留了部分通用I/O管腳，以實現(xiàn)用戶開發(fā)時的自定義功能。用戶通過搭建簡單的基礎外圍電路，便可實現(xiàn)具有上述功能的完整復雜系統(tǒng)。2系統(tǒng)電路結構2.1ARM電路ARM作為系統(tǒng)的CPU，負責整個系統(tǒng)的控制和管理，圖2為ARM與FPGA電路的連接結構[2]。其中，EMIF為外部存儲器總線，該ARM芯片支持地址數(shù)據(jù)分用模式和復用模式兩種模式，復用模式下最高可支持24位數(shù)據(jù)，本系統(tǒng)選用的是復用模式，EMIF_AD15：0為16位地址數(shù)據(jù)復用總線。ARM通過WR寫使能信號、OE讀使能信號、ALEm地址鎖存信號、CSx片選信號和BEx字節(jié)使能信號控制FPGA芯片，實現(xiàn)對系統(tǒng)外圍電路的控制。其中，ALEm信號、BEx信號僅在復用模式下使用。系統(tǒng)采用的SIM3U167芯片是一款高性能處理器，具有256KBFlash和32KBSRAM片上存儲器，支持很多外圍通用接口。本系統(tǒng)根據(jù)設計需要，將1路UART、1路USART、1路SPI、1路I2C、1路USB、2路12位A/D轉換、2路10位D/A轉換接口信號引到了SiP的外部管腳上。2.2PROM電路FPGA一般需要PROM芯片存儲邏輯加載文件，本系統(tǒng)選用國微公司的SM18V04管芯作為FPGA的外圍配置器件。該管芯分并行加載和串行加載兩種方式[3]，此處選用串行加載方式，在該模式下，數(shù)據(jù)以每TCK一位的速度加載配置數(shù)據(jù)，加載速度可達33MHz。PROM配置電路結構如圖3所示。除TDI、TDO、TMS和TMK4個JTAG專用邊界掃描信號外，F(xiàn)PGA與PROM之間還需一組控制信號，包括D0（配置數(shù)據(jù)輸入）、CCLK（配置時鐘）、DONE（FPGA配置完成）、PROG（觸發(fā)重配置）和INIT（配置初始化）5個信號，上電時PROM通過這些控制信號將配置數(shù)據(jù)加載到FPGA中，啟動系統(tǒng)正常運行。2.3模擬量輸入電路系統(tǒng)具有16路模擬信號采集功能，電壓幅度范圍為-10V~+10V，實現(xiàn)框圖如圖4所示。信號通過1片16選1多路開關選通16路模擬信號中的1路信號進行A/D轉換，F(xiàn)PGA產(chǎn)生通道選擇信號A3~A0，決定最終轉換哪路模擬信號。多路開關選用ADI公司的ADG506管芯實現(xiàn)，通過多路開關選通后的信號要經(jīng)過一級運算放大器進行電壓跟隨處理，電壓跟隨器輸入阻抗非常大，輸出阻抗非常小，可提高通道帶負載能力。2.5離散量與PWM電路外部離散量與PWM輸入信號均為5VTTL電平，而FPGA能處理的信號為3.3VCMOS電平，因此，離散量與PWM信號在輸入、輸出時需要通過驅(qū)動器進行電平轉換，電平轉換結構如圖6所示。驅(qū)動器選用國微公司的SM164245管芯，該芯片由兩組8位雙向數(shù)據(jù)緩沖器組成，每組數(shù)據(jù)緩沖器由一個DIR方向控制信號和一個OE#使能信號控制，兩信號均由FPGA邏輯產(chǎn)生，PWM和離散量的最終處理也由FPGA邏輯實現(xiàn)?；錥5]選擇一般參考材料的熱膨脹系數(shù)CTE、介電常數(shù)、介質(zhì)損耗、電阻率和導熱率等因素。商用SiP產(chǎn)品一般都選擇有機基板，它是以高密度多層布線和微孔基板技術為基礎制造的，具有較低的互連電阻和介電常數(shù)，成本低，但存在芯片與基板之間CTE差高、熱失配大、穩(wěn)定性差等局限性。工業(yè)級產(chǎn)品一般多采用成本較高的陶瓷基板，其散熱優(yōu)良、氣密性好、可靠性高。裸片與基板連接通常有引線鍵合（WireBonding）和倒裝焊（Flip-Chip）兩種方法。WireBonding加工靈活、成本低、可靠性高，但連接效率和焊接精度低。Flip-Chip具有焊接點牢固、信號傳輸路徑短、電源/地分布廣、I/O密度高、封裝體尺寸小和可靠性高等優(yōu)點，但加工成本相對較高。3.2SiP封裝制造工藝SiP一般采用BGA塑體封裝或陶瓷封裝形式[3]，因此加工生產(chǎn)流程主要也是BGA封裝經(jīng)常采用的WireBondingBGA（WB-BGA）和FlipChipBGA（FC-BGA）兩種工藝。但由于SiP系統(tǒng)級封裝是由多顆管芯堆疊而成的，與普通單一功能的BGA芯片還不完全相同，可能會遇到裸片中既有支持WB工藝芯片，也有支持FC工藝芯片的情況，此時就需要采用混合SiP工藝流程。圖8給出了SiP混合工藝流程的流程圖。本系統(tǒng)較一般的SiP封裝設計，埋入的管芯和無源器件種類多、數(shù)量大，最終采用混合工藝流程生產(chǎn)實現(xiàn)。本文對SiP設計的關鍵技術和生產(chǎn)實現(xiàn)進行了介紹，并以此為基礎，詳細闡述了