




版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
IntelMAX10FPGA系列低成本開發(fā)方案大合集Intel公司的MAX10FPGA系列采用TSMC55nmNOR閃存技術(shù),容量從2K到50K邏輯單元(LE),采用單個或雙核電源電壓和小尺寸3x3mm和高I/O引腳數(shù)封裝;器件具有全特性FPGA功能,支持NiosII軟核嵌入處理器,數(shù)字信號處理(DSP)區(qū)塊以及軟DDR3存儲器控制器,內(nèi)部存儲雙配置閃存,用戶閃存存儲器,集成了模數(shù)轉(zhuǎn)換器(ADC).主要用在系統(tǒng)管理,I/O擴展,通信控制,工業(yè)應(yīng)用,汽車電子和消費類電子.本文介紹了Intel?MAX?10FPGA系列主要優(yōu)勢,器件平面布局圖以及MAX10FPGA開發(fā)套件主要特性和電路圖.
Intel?MAX?10FPGAsrevolutionizenon-volatileintegrationbydeliveringadvancedprocessingcapabilitiesinalow-cost,singlechipsmallformfactorprogrammablelogicdevice.BuildinguponthesinglechipheritageofpreviousMAXdevicefamilies,densitiesrangefrom2K–50KLEs,usingeithersingleordual-corevoltagesupplies.TheMAX10FPGAfamilyencompassesbothadvancedsmallwaferscalepackaging(3mmx3mm)andhighI/Opincountpackagesofferings.
MAX10FPGAsarebuiltonTSMC’s55nmembeddedNORflashtechnology,enablinginstant-onfunctionality.Integratedfeaturesincludeanalog-to-digitalconverters(ADCs)anddualconfigurationflashallowingyoutostoreanddynamicallyswitchbetweentwoimagesonasinglechip.UnlikeCPLDs,MAX10FPGAsalsoincludefull-featuredFPGAcapabilities,suchasNios?IIsoftcoreembeddedprocessorsupport,digitalsignalprocessing(DSP)blocks,andsoftDDR3memorycontrollers.
Intel?MAX?10devicesaresingle-chip,non-volatilelow-costprogrammablelogicdevices(PLDs)tointegratetheoptimalsetofsystemcomponents.
ThehighlightsoftheIntelMAX10devicesinclude:
?Internallystoreddualconfigurationflash
?Userflashmemory
?Instantonsupport
?Integratedanalog-to-digitalconverters(ADCs)
?Single-chipNiosIIsoftcoreprocessorsupport
TheMAX?10devicesconsistofthefollowing:
?Logicarrayblocks(LABs)
?Analog-to-digitalconverter(ADC)
?Userflashmemory(UFM)
?Embeddedmultiplierblocks
?Embeddedmemoryblocks(M9K)
?Clocksandphase-lockedloops(PLL)
?GeneralpurposeI/O
?High-speedLVDSI/O
?Externalmemoryinterfaces
?Configurationflashmemory(CFM)
IntelMAX10devicesaretheidealsolutionforsystemmanagement,I/Oexpansion,
communicationcontrolplanes,industrial,automotive,andconsumerapplications.
Intel?MAX?10FPGA系列主要優(yōu)勢:
圖1.Intel?MAX?10FPGA器件平面布局圖
MAX10FPGA開發(fā)套件
TheMAX?10FPGAdevelopmentboardprovidesahardwareplatformforevaluatingtheperformanceandfeaturesoftheAltera?MAX10device.
ThedevelopmentkitincludesaRoHS-andCE-compliantMAX10FPGADevelopmentboardwiththefollowingcomponents:
?FeaturedDevices:
?MAX10FPGA(10M50D,dualsupply,F484package)
?Enpirion?EN2342QI4APowerSoCVoltage-ModeSynchronousStep-DownConverterwithIntegratedInductorEnpirion
?EN6337QI3AHigh-EfficiencyPowerSoCDC-DCStep-DownConverterswithIntegratedInductor
?EnpirionEP5358xUI600mAPowerSoCDC-DCStep-DownConverterswithIntegratedInductor
?MAXIICPLD–EPM1270M256C4N(On-boardUSB-Blaster?II)
?ProgrammingandConfiguration:
?EmbeddedUSB-BlasterII(JTAG)
?OptionalJTAGdirectvia10-pinheader
?MemoryDevices:
?64-Mx161GbDDR3SDRAMwithsoftmemorycontroller
?128-Mx81GbDDR3SDRAMwithsoftmemorycontroller
?512-MbQuadserialperipheralinterface(quadSPI)flash
?CommunicationPorts:
?TwoGigabitEthernet(GbE)RJ-45ports
?EthernetPortA(Bottom)
?EthernetPortB(Top)
?Onemini-USB2.0UART
?Onehigh-definitionmultimediainterface(HDMI)videooutput
?Oneuniversalhigh-speedmezzaninecard(HSMC)connector
?Two12-pinDigilentPmod?compatibleconnectors
?Analog:
?TwoMAX10FPGAanalog-to-digitalconverter(ADC)SMAinputs
?2x10ADCheader
?PotentiometerinputtoADC
?Oneexternal16bitdigital-to-analogconverter(DAC)devicewithSMAoutput
?Clocking
?25MHzsingle-ended,externaloscillatorclocksource
?SiliconlabsclockgeneratorwithprogrammablefrequencyGUI
?Mini-USBcableforon-boardUSB-Blaster?II
?2APowerSupplyandcord
?FreeQuartus?IIWebEditiondesignsoftware(downloadsoftwareandlicensefromwebsite)
?Completedocumentation
?Usermanual,billofmaterials,schematic,andboardfiles
圖2.MAX10FPGA開發(fā)板正面元件圖
圖3.MAX10FPGA開發(fā)板背面元件圖
圖4.MAX10FPGA開發(fā)板系統(tǒng)框圖
圖5.MAX10FPGA開發(fā)板時鐘框圖
圖6.MAX10FPGA開發(fā)板電路圖(1)
圖7.MAX10FPGA開發(fā)板電路圖(2)
圖8.MAX10FPGA開發(fā)板電路圖(3)
圖9.MAX10FPGA開發(fā)板電路圖(4)
圖10.MAX10FPGA開發(fā)板電路圖(5)
圖11.MAX10FPGA開發(fā)板電路圖(6)
圖12.MAX10FPGA開發(fā)板電路圖(7)
圖13.MAX10FPGA開發(fā)板電路圖(8)
圖14.MAX10FPGA開發(fā)板電路圖(9)
圖15.MAX10FPGA開發(fā)板電路圖(10)
圖16.MAX10FPGA開發(fā)板電路圖(11)
圖17.MAX10FPGA開發(fā)板電路圖(12)
圖18.MAX10FPGA開發(fā)板電路圖(13)
圖19.MAX10FPGA開發(fā)板電路圖(14)
圖20.MAX10FPGA開發(fā)板電路圖(15)
圖21.MAX10FPGA開發(fā)板電路圖(16)
圖22.MAX10FPGA開發(fā)板電路圖(17)
圖23.MAX10FPGA開發(fā)板電路圖(18)
圖24.MAX10FPGA開發(fā)板電路圖(19)
圖25.MAX10FPGA開發(fā)板電路圖(20)
圖26.MAX10FPGA開發(fā)板電路圖(21)
圖27.MAX10FP
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 園林用地移交協(xié)議書
- 解除母親關(guān)系協(xié)議書
- 終止解除協(xié)議書范本
- 繼承父母房子協(xié)議書
- 馬上消費還款協(xié)議書
- 駐廠員工協(xié)議書范本
- 農(nóng)田復(fù)耕協(xié)議書文案
- 簡單安全用電協(xié)議書
- 鹵菜物品轉(zhuǎn)讓協(xié)議書
- 樂團演員聘用協(xié)議書
- 中央環(huán)保督察迎戰(zhàn)培訓(xùn)課件
- 風(fēng)濕免疫科學(xué)教學(xué)設(shè)計案例
- 妊娠合并梅毒護理查房課件
- 2023小米年度報告
- 修大壩施工方案
- 職工食堂餐飲服務(wù)投標(biāo)方案(技術(shù)方案)
- 黃山杯評審材料驗收資料
- 瑞泰馬鋼新材料科技有限公司潔凈鋼精煉爐用節(jié)能環(huán)保型新材料智能化生產(chǎn)線建設(shè)項目環(huán)境影響報告表
- 消力池深、長計算
- 虎斑烏賊養(yǎng)殖技術(shù)論文
- 圍術(shù)期多模式鎮(zhèn)痛課件
評論
0/150
提交評論