大贊Xilinx SDAccel：把FPGA開發(fā)帶入軟件定義時代

大贊XilinxSDAccel：把FPGA開發(fā)帶入軟件定義時代眾所周知，Xilinx公司是FPGA芯片廠商的領(lǐng)導(dǎo)者，如今已經(jīng)成立了30個年頭，為我們電子開發(fā)者提供了很多優(yōu)秀的迭代產(chǎn)品，同時不斷優(yōu)化的FPGA開發(fā)工具軟件。但是隨著互聯(lián)網(wǎng)時代的到來，F(xiàn)PGA的可擴展、高性能等優(yōu)勢使其可以在多領(lǐng)域大展身手，例如Intel、百度等商業(yè)巨頭都開始著手使用FPGA作為他們的數(shù)據(jù)中心，利用FPGA實現(xiàn)一些深度學(xué)習(xí)、人工神經(jīng)網(wǎng)絡(luò)算法等。六年前Xilinx便開始了一項打破傳統(tǒng)FPGA開發(fā)流程的研究項目，使軟件開發(fā)的一套流程能夠移植到FPGA開發(fā)上來，現(xiàn)在SDAccel開發(fā)環(huán)境終于與大家見面了。做為XilinxSDx生態(tài)系統(tǒng)中的一員，SDAccel是首個面向OpenCL、C和C++進行架構(gòu)優(yōu)化的編譯器，能夠讓開發(fā)者在FPGA上實現(xiàn)類似CPU/GPU的開發(fā)體驗，例如編譯、調(diào)試和優(yōu)化等，例如其實現(xiàn)的FPGA數(shù)據(jù)中心加速服務(wù)相比CPU/GPU單位功耗性能提升了25倍，時延則縮短了50到70倍。Xilinx推出SDAccel：打破傳統(tǒng)

下面的百度公司在2014年熱門芯片研討會上公布的一份調(diào)查結(jié)果顯示：中端FPGA能夠?qū)崿F(xiàn)375GFLOPS的性能，功耗僅為10-20W?；贔PGA的加速器可部署在所有類型的服務(wù)器中。和CPU和GPU相比，F(xiàn)PGA在深度神經(jīng)網(wǎng)絡(luò)（DNN）預(yù)測系統(tǒng)中性能更加出色。DNN系統(tǒng)用于語言識別、圖像搜索、OCR、面部識別、網(wǎng)頁搜索以及自然語言處理等各種不同應(yīng)用。傳統(tǒng)的FPGA開發(fā)設(shè)計使用Verilog語言實現(xiàn)RTL設(shè)計，這種開發(fā)設(shè)計周期長、一些算法的verilog實現(xiàn)相比軟件編程語言更加的晦澀難懂，而借助一些軟件庫可以輕松實現(xiàn)我們的想法，加快產(chǎn)品的研發(fā)周期，SDAccel開發(fā)環(huán)境讓沒有FPGA開發(fā)經(jīng)驗的軟件工程師也能夠受益于FPGA平臺的優(yōu)勢。SDAccelFPGA軟開發(fā)三步走圖1SDAccel開發(fā)環(huán)境編譯：

軟件開發(fā)過程中編譯代碼是第一階段，而且代碼的編譯結(jié)果與CPU/GPU資源的使用規(guī)則一般都是固定的，程序開發(fā)人員只需要關(guān)心算法的具體實現(xiàn)就可以了。而FPGA的編譯過程則是一大難題：編譯結(jié)果怎么在FPGA的可編程邏輯資源中實現(xiàn)以及FPGA程序代碼的存儲方式等問題。

SDAccel解決了這些問題，它能夠識別選定FPGA型號的邏輯資源和內(nèi)部存儲結(jié)構(gòu)類型，編譯器能夠在不同狀態(tài)之間提取并行語句，使用基于陣列讀寫方式的自動內(nèi)存結(jié)構(gòu)，完成整個FPGA代碼的編譯過程。調(diào)試：

在軟件開發(fā)過程中，完成編譯過程并不代表應(yīng)用程序開發(fā)正確，我們還需要在目標硬件上進行不斷的調(diào)試，發(fā)現(xiàn)問題改正錯誤，軟件的調(diào)試是一個非常容易理解的問題，但是FPGA得調(diào)試卻是另一回事，為了能夠?qū)崿F(xiàn)FPGA的調(diào)試功能，SDAccel引用了軟件調(diào)試中經(jīng)常使用的printf和GBD。Printf的FPGA實現(xiàn)會浪費一些邏輯資源，這些資源本可以用于實現(xiàn)一些算法功能的，但是這里SDAccel做了一些改進優(yōu)化，將printf的數(shù)據(jù)生成與解碼顯現(xiàn)分離開來，從硬件角度來看，生成printf數(shù)據(jù)只需要消耗非常少的邏輯資源，數(shù)據(jù)解碼顯示則完全有上位機完成，這樣實現(xiàn)printf功能幾乎對FPGA邏輯資源是零損耗。程序開發(fā)人員可以使用SDAccel的仿真模式進入在線仿真功能，可以像軟件調(diào)試一樣設(shè)置斷點、單步調(diào)試等操作。優(yōu)化：

FPGA應(yīng)用的優(yōu)化準則與CPU上的優(yōu)化準則是一樣的，只是實現(xiàn)方法不同，CPU上的優(yōu)化是要關(guān)注處理的緩存大小和運算單元數(shù)量，而FPGA上的應(yīng)用優(yōu)化則關(guān)心所選器件型號的邏輯資源和運行時的性能?？偨Y(jié)展望

Xilinx推出的SDAccel讓我們看到FPGA開發(fā)新的形式，可以讓我們像軟件一樣完成FPGA應(yīng)用的開發(fā)，同樣的編譯、調(diào)試、優(yōu)化改進操作流程。Xilinx近年來的不斷創(chuàng)新帶來了一些業(yè)界傳統(tǒng)變革，如最近提出的AllProgrammable概念、SDx