高速數字pcb信號完整性的影響因素

高速數字pcb信號完整性的影響因素

1數字電路系統(tǒng)串擾的設計信號完整性是指電路系統(tǒng)中信號的質量。當信號在所需時間內不失真地從源端傳輸到接收端時，信號被認為是完整的。它包括反射、串擾和時序等方面,其中串擾是保證信號完整性設計時重點考慮的方面。串擾是芯片上走線之間的寄生耦合,它普遍存在于數字電路中:芯片內部、PCB板、接插件、芯片封裝以及通信電纜等。隨著技術的發(fā)展,消費者對產品的要求越來越向小而快發(fā)展,在這種情況下,必須更加注意數字電路系統(tǒng)中的串擾現象。因此,了解串擾的機理以及如何在設計中避免就顯得非常重要。2壓噪聲干擾及原因分析串擾是指當信號在傳輸線上傳輸時,因電磁場而對相鄰的傳輸線產生的不期望的電壓噪聲干擾。這種干擾是由于2條信號線之間的耦合,即信號線之間互感和互容耦合引起的。感性耦合產生耦合電壓,容性耦合則引發(fā)耦合電流。串擾按產生機理分為電感性和電容性,同時按串擾在被干擾線上產生的位置分為前向串擾與后向串擾。2.1被干擾線上的信號轉換當干擾線上有一個由低到高變化的信號從源端傳向負載端時,干擾線上的分布電感(容)會產生一個時變磁(電)場,被干擾線將包括在這個磁(電)場里面。因此,變化的磁(電)場在被干擾線上產生感應電壓(電流)。圖1、圖2中,tr是信號的跳變時間,Tof是傳輸線延時:這個感應電流(電壓)分別向被干擾線的近端和遠端2個方向傳播,朝近端傳播的串擾稱為近端串擾(也稱后向串擾);另一個向遠端傳播的串擾稱為遠端串擾(也稱前向串擾)。2.2脈沖的持續(xù)時間隨著信號不斷前移,被干擾線上前向串擾與信號以相同的速度向前移動,因此各串擾點感應的前向串擾噪聲是不斷疊加的。同時,串擾只產生于信號變化的時刻,前向脈沖的持續(xù)時間等于干擾信號的跳變時間。因此,前向串擾表現為一個尖端脈沖。2根線的串擾長度越長,脈沖的峰值越大。當信號經過干擾線時,時變的電場在被干擾線上產生一個極性和原信號相同的容性串擾電壓,而時變的磁場產生一個極性相反的感性串擾電壓。因此,對于前向串擾,表現為容性串擾和感性串擾的互相抵消,當兩者的串擾長度相同時,前向串擾完全消失。實際中很少有容性和感性串擾完全抵消的情況,但在許多串擾環(huán)節(jié)里,前向串擾確實相當小,而后向串擾是考慮的重點。2.3返回近端tof后向串擾產生的機制和前向串擾相同,但它與前向串擾之間存在一些不同點。由于后向串擾與干擾信號的方向相反,因此各串擾點的噪聲是源源不斷的回到近端的,表現為一個長脈沖。后向串擾從信號離開源端開始,經過Tof,信號到達負載端,此時該串擾點產生的后向串擾還要經過一個Tof才能回到近端。因此,后向串擾的脈沖寬度等于兩倍的串擾線的延時。后向串擾的容性和感性部分具有相同的極性,與干擾信號的極性相同,因此它們相互疊加而不是抵消。當傳輸線延時大于的1/2tr時,后向串擾達到峰值,串擾電壓峰值將不隨傳輸線長度的增加而增大,即后向串擾達到飽和。2.4傳輸線延遲的影響只有跳變的信號產生串擾,并且后向串擾持續(xù)的時間為2Tof。因此,如果在2倍的傳輸線延時內信號跳變沿的最后一部分還沒有開始傳輸(tr>2Tof),那么后向串擾將達不到它的峰值。所以,當傳輸線的延時小于1/2tr時,增加傳輸線,后向串擾隨之增加。實際上,傳輸線的飽和長度即是1/2的信號上升時間。3傳輸模式和可靠性3.1不同模式下的字符串干擾(1)奇模傳輸模式當2根耦合的傳輸線相互之間的驅動信號幅值相同但相位相差180度的時候,稱為奇模傳輸模式。由于2線間總是存在電位差,此時電場耦合加強,互容增加,等效電容增大。又因為電流流向總是相反,產生的磁場總是相互抵消,所以磁場耦合減弱,互感減小,等效電感減小。圖3為奇模下的電磁場分布圖。(2)偶模傳輸模式當2條耦合傳輸線上驅動信號的幅度與相位都相同時,稱為偶模傳輸模式。與奇模傳輸模式的分析類似,可知此時電場耦合減弱,磁場耦合增強。互容減小,互感增加,等效電容變小,等效電感增大,圖4為偶模下的電磁場分布。3.2奇偶模型傳輸線的匹配在奇/偶模激勵方式下,具有3個電阻的π型和T型網絡都能很好匹配一對耦合傳輸線并防止反射。(1)奇?？辜铍妳⒄請D5,電阻R1,R2,和R3必須進行合適地選擇以匹配奇/偶模時的傳輸。偶模激勵時,V1=V2,所以R3沒必要使用,R1=R2=偶模阻抗值;奇模激勵時,V1=-V2,R3分為2個大小為1/2R3的串聯電阻,兩電阻中間為虛擬交流地。所以R1、R2和R3在π型匹配網絡中的阻值如下:R1=R2=Zeven(1)R3=2(Zeven)(Zodd)Zeven?Zodd(2)R1=R2=Ζeven(1)R3=2(Ζeven)(Ζodd)Ζeven-Ζodd(2)(2)奇?？箂1另外一個能夠同時解決奇/偶模匹配的方法是使用T型電阻網絡,如圖6所示。偶模激勵時,V1=V2,將R3等效為2R3的并聯,則R1(R2)+2R3=偶模阻抗;奇模激勵時,V1=-V2,可以認為R1(R2)與R3相連的中心點為交流AC地,由R1、R2進行奇模匹配,則R1=R2=奇模阻抗。所以R1、R2和R3在T型匹配網絡中的阻值如下:R1=R2=Zodd(3)R3=12(Zeven?Zodd)(4)R1=R2=Ζodd(3)R3=12(Ζeven-Ζodd)(4)3.3加入端接匹配串擾在很多設計中都會出現,而且會破壞系統(tǒng)的性能。筆者給出一些關于減少串擾的基本規(guī)則,在實際設計中,遵循這些規(guī)則,可以在很大程度上改善串擾。(1)在布線空間允許的條件下,加入端接匹配可以減小或消除反射,從而減小串擾。(2)在情況允許的情況下,盡量增大走線之間的距離,運用3W規(guī)則,即保證線間距不能小于走線的線寬,并且不要走平行長線。(3)地平面和傳輸線之間的距離應保持在0.254mm(10mils)之內。盡量使傳輸線緊密地與地平面進行耦合,減少對臨近信號線的干擾。(4)差分信號要保持相同間距和長度走線,即等長平行線。(5)在多層板設計中,層間距盡可能小,盡量錯開層間的平行線,保持足夠的距離。4集群模擬的示例基于Hyperlynx信號完整性工具對傳輸線進行的串擾仿真,比較不同情況下的串擾表現。(1)耦合控制mils微帶線的線寬、線間距均為0.2032mm(8mils),耦合長度7.62cm(3inch),介質厚度0.254mm(10mils),驅動采用CMOS3.3V,介質常數4.3。(2)連接線連接2條線分別端接大小與特性阻抗相同的電阻;(3)介質厚度保持不變，線間距增加將線間距由0.2032mm(8mils)改為0.5588mm(22mils);(4)驅動端與傳輸線接收端對比將介質層厚度由0.245mm(10mils)改為0.127mm(5mils)。4種情況進行電路仿真后的波形分別如圖7中(a)、(b)、(c)、(d)所示。圖7中標注(1)、(2)分別對應在驅動端波形和傳輸線接收端的波形。圖7(a)中,傳輸線未采取任何端接方案,由于反射的存在,串擾噪聲較大。將圖7中(b)、(c)、(d)分別與(a)對比可知,對傳輸線進行端接后,消除反射,減小串擾噪聲;同時,增加線間距以及減小介質厚度,均可以改善串擾現象。因此,串擾與線間距和介質厚度成反比。(5)驅動端接收端波形差分驅動采用ECLINPS100K,Vcc=5V,Vss=0V,由ECL驅動的要求,增加2個50Ω的下拉電阻,如圖8所示。為了達到100Ω的目標阻抗,傳輸線參數的設定如下:線長7.62cm(3inch),線寬0.1524(6mils),線距0.1778(7mils),介質厚度0.127(5mils),此時差分阻抗100.2Ω,最接近目標阻抗。比較端接前和端接后的波形,可以發(fā)現端接極大改善了振鈴現象。圖8中(1)、(2)分別對應差分線驅動端和接收端的波形。圖8中,(a)為未端接交流阻抗的波形,事實上,由于差分線的遠端并未端接,波形中大量的振鈴現象是必然的,而在兩線間端接大小與差分阻抗相等的電阻后,如圖(b),仿真波形接近理想差分波形,幾乎沒有串擾現象,所以差分線可以保證傳輸信號的完整。(6)差分線長及距離觀察繼續(xù)采用(5)中的模型,此時再加上另一條由CMOS5V驅動的走線,線寬0.1524mm(6mils),線長7.62cm(3inch),與最近的一條差分線的距離為0.203