FPGA設計與VHDL實現(xiàn) 課件 ch11 VHDL設計實例

FPGA設計與VHDL實現(xiàn)VHDL設計實例第十一章英特爾FPGA中國創(chuàng)新中心系列叢書普通高等教育”十三五”規(guī)劃教材01m序列產生器EDA技術及其發(fā)展M序列的原理與性質m序列是最大長度線性反饋移位寄存器序列的簡稱，m序列有很多優(yōu)良的特性，例如它同時具有隨機性和規(guī)律性，好的自相關性等。m序列的應用非常廣泛，比如用在擴頻CDMA（碼分多址）通信系統(tǒng)中，CDMA系統(tǒng)中一般采用偽隨機序列（即PN碼）做為擴頻序列，PN碼的選擇直接影響CDMA系統(tǒng)的容堇、抗干擾能力、接入和切換速度等性能，而m序列做為一種基本的偽隨機序列，具有很強的系統(tǒng)性、規(guī)律性和自相關性，可以用做PN碼，比如IS一95標準中使用的PN序列就是m序列，利用它的不同相位來區(qū)分不同的用戶。CDMA系統(tǒng)主要采用兩種長度的m序列：一種是周期為215_1的m序列，又稱短PN序列；另一種是周期為242_1的m序列，又稱為長PN碼序列。1EDA技術及其發(fā)展用原理圖方式產生m序列以n=5、周期為25-I=31的m序列的產生為例，介紹m序列的設計方法。m序列發(fā)生器原理圖，采用原理圖設計方式，可以非常容易地實現(xiàn)，比如在QuartusII環(huán)境下，只需調用DFF(D觸發(fā)器）和XOR（兩輸入異或門）即可構成。2EDA技術及其發(fā)展用VHDL實現(xiàn)m序列采用VHDL也可以很容易地描述m序列產生器。3EDA技術及其發(fā)展反饋系數(shù)可設置的m序列通過sel設置端可以選擇反饋系數(shù)，并分別產生相應的m序列。402Gold碼EDA技術及其發(fā)展m序列是一種系統(tǒng)性、規(guī)律性很強的平衡碼序列，它的自相關特性很好，但其互相關特性并不都令人滿意，只有優(yōu)選對之間的互相關特性較好，因而這對千擴頻CDMA系統(tǒng)而言，可用作地址碼的序列數(shù)目就太少了。由于m序列良好的偽隨機性，為其他序列的生成奠定了基礎，Gold碼就是選用兩個互為優(yōu)選對的m序列模二加而形成的。EDA技術及其發(fā)展Gold碼的原理與性質Gold碼是Gold千1967年提出的，它是用一對優(yōu)選的周期和速率均相同的m序列模二加后得到的。兩個m序列發(fā)生器的級數(shù)相同，即n1=n2=n。如果兩個m序列相對相移不同，所得到的是不同的Gold碼序列。對n級m序列，共有2n-1個不同相位，所以通過模二加后可得到2n-l個Gold碼序列，這些碼序列的周期均為2"-1。隨著級數(shù)n的增加，Gold碼序列的數(shù)薹遠超過同級數(shù)的m序列的數(shù)量，且Gold碼序列具有良好的自相關特性和互相關特性，因此，Gold碼得到了廣泛的應用。產生Gold碼序列的結構形式有兩種，一種是將兩個n級m序列發(fā)生器并聯(lián)，另一種是將兩個m序列發(fā)生器串聯(lián)成級數(shù)為2n的線性移位寄存器。1EDA技術及其發(fā)展用原理圖方式產生Gold碼根據(jù)上面的Gold序列發(fā)生器的原理，在QuartusII環(huán)境下，首先采用原理圖方式實現(xiàn)，，調用D觸發(fā)器和異或門構成，圖中的clr是復位端，用千將D觸發(fā)器的初始狀態(tài)設置為00001,以防止進入全零狀態(tài)，電路工作時，應給clr復位端一個0信號。此電路的功能仿真波形。203數(shù)字過零檢測和等精度頻率測量EDA技術及其發(fā)展要測量正弦波的頻率，先要將它整形為窄脈沖信號，以便進行可靠的計數(shù)，全數(shù)字化的脈沖形成方法--數(shù)字過零檢測法，采用這種方法不齋要外部模擬脈沖形成電路，直接在AD采樣之后利用正弦數(shù)字波形的過零點特征形成脈沖，然后在一定的基準時間內測量被測的脈沖個數(shù)。傳統(tǒng)的直接頻率測籃法的測量精度隨著被測信號頻率變化而變化，在使用中存在問題，而等精度頻率測量使基準時間長度為整數(shù)個被測脈沖，能在整個頻率測暈范圍內保持恒定的精度。數(shù)字過零檢測法和等精度頻率測屋結合在一起就構成了一個片上頻率測呈系統(tǒng)。本小節(jié)將給出兩個模塊實現(xiàn)方法和VHDL源程序，并把二者連接起來形成一個完整的實例。EDA技術及其發(fā)展數(shù)字過零檢測數(shù)字過零檢測法首先對AD采樣的數(shù)據(jù)點進行最大值和最小值搜索，經過一段時間的搜索找到最大值和最小值，兩個值相加得到零點值，然后用零點值與后續(xù)的數(shù)據(jù)點按時間順序進行比較，當發(fā)現(xiàn)前后兩個值，前一大于零點值，而后一個大千零點值，便產生一個過零脈沖，其中搜索求零點值的過程是循環(huán)不斷進行的，以保證零點值的準實時刷新。1EDA技術及其發(fā)展等精度頻率測量等精度頻率測量有兩個計數(shù)器，個對標準頻率時鐘計數(shù)，另個對被測頻率時鐘計數(shù)，計數(shù)器的ctrl輸入端是使能輸入，用千控制計數(shù)器計數(shù)的長度，clr輸入端是同步清零輸入。測呈開始之前首先cir置高電平，使所有寄存器和計數(shù)器消零。然后由外部控制器發(fā)出頻率測進使能信號，即使ctrl為離電平，而內部的門控信號ena要到被測脈沖的上升沿才會置為高電平，同時兩個計數(shù)器開始計數(shù)。當ctrl持續(xù)一段時間之后，由外部控制器置為低電平，而此時ena信號仍將保持下一個被測脈沖的上升沿到來時才為0,此時計數(shù)器停止工作。這樣就使得計數(shù)器的工作時間總是等千被測信號的完整周期，這就是等精度頻率測謚的關鍵所在。2EDA技術及其發(fā)展數(shù)字測至系統(tǒng)數(shù)字過零檢測法和等精度頻率測量結合起來組成個數(shù)字測量系統(tǒng)，其頂層設計VHDL源過零檢測得到的脈沖輸入到等精度頻率測量模塊，同時輸入的還有清零信號和門控信號。調用altpll鎖相環(huán)模塊(mypll)產生系統(tǒng)所需的2個時鐘。304數(shù)字過零檢測和等精度頻率測量EDA技術及其發(fā)展調制原理QPSK是利用載波的4個不同相位來表征數(shù)字信息，每一個載波相位代表兩個比特的信息。因此，對千輸入的二進制數(shù)字序列應該先進行分組。將每兩個比特編為一組，采用相應的相位來表示。當初始相位取0時，4種不同的相位為：0、兀／2、冗、3兀／2分別表示數(shù)字信息：11、01、00、10;當初始相位為叫4時，四種不同的相位為：兀／4、3兀／4、5兀／4、7兀／4分別表示11、01、00、10。1EDA技術及其發(fā)展成形濾波器設計在QPSK調制過程中，如在調制前對基帶信號進行成形濾波，除防止碼間干擾外，還可以達到濾除邊帶信號頻譜的目的。成形濾波器本質上就是一個低通濾波器，一般設計為升余弦濾波器，這里我們采用MATLAB仿真軟件進行設計，輸出結果是濾波器的系數(shù)文件”shape_Lpf.tx.t"。2EDA技術及其發(fā)展乘法器設計成形濾波之后的I、Q兩路信號要和本振產生的COS、SIN信號相乘，乘法器調用LPM_M口兀核實現(xiàn)，同樣采用MegaWizardPlug-InManager引導實現(xiàn)，選擇2個輸入的位寬均為15bits；所示的界面中選擇乘法器的數(shù)據(jù)類型為Signed有符號型；將生成的VHDL文件命名為multl5_15.vhd。4EDA技術及其發(fā)展仿真圖顯示了QPSK調制信號產生的仿真波形，其中第3行是QPSK調制信號波形，第4、5行是I路數(shù)字波形和成形濾波后的基帶波形，第6、7行是Q路數(shù)字波形和成形濾波后的基帶波形。505小型神經網(wǎng)絡EDA技術及其發(fā)展人工神經網(wǎng)絡是在現(xiàn)代神經科學的基礎上提出和發(fā)展起來的，旨在反映人腦結構及功能的一種抽象數(shù)學模型。自1943年美匡心理學家W.McCulloch和數(shù)學家W.Pitts提出形式神經元的抽象數(shù)學模型－MP模型以來，人工神經網(wǎng)絡理論技術經過了50多年曲折的發(fā)展。特別是20世紀80年代，人工神經網(wǎng)絡的研究取得了重大進展，有關的理論和方法已經發(fā)展成一門界千物理學、數(shù)學、計算機科學和神經生物學之間的交叉學科。它在模式識別、圖像處理、智能控制、組合優(yōu)化、金融預測與管理、通信、機器人以及專家系統(tǒng)等領域得到廣泛的應用，提出了40多種神經網(wǎng)絡模型，其中比較著名的有感知機、Hopfield網(wǎng)絡、Boltzman機、自適應共振理論及反向傳播網(wǎng)絡(BP)等。106數(shù)字AGCEDA技術及其發(fā)展數(shù)字AGC是數(shù)字中頻接收的重要輔助電路，數(shù)字中頻接收機設置自動增益控制的目的在于使接收機的增益隨著信號的強弱進行調整，或者保持接收機的輸出恒定在定范圍。對于前者是指接收機的入口端的數(shù)字AGC,在接收弱信號時使接收機具有足夠高的增益，使得信噪比最大化，在接收強信號時使接收機工作在正常范圍之內（主要是保證AID轉換器不溢出）；對于后者是指數(shù)字接收機與后續(xù)處理電路之間的數(shù)字AGC,后面的處理電路往往要求接收機的輸出保持恒定，至少不能波動太大，數(shù)字AGC的作用就是穩(wěn)定輸出的幅度。這兩種數(shù)字AGC雖然所處的位置不同，但是本質是相同的，下面首先給出個數(shù)字中頻接收機系統(tǒng)的設計框圖，介紹了數(shù)字AGC在系統(tǒng)中所處的地位和作用，然后以后端輸出的數(shù)字AGC為例說明硬件電路設計的思想和基于VHDL具體實現(xiàn)。EDA技術及其發(fā)展數(shù)字AGC技術原理與模擬AGC相比，數(shù)字AGC可實現(xiàn)更為復雜的控制算法，并且數(shù)字AGC的響應和收斂速度更快、穩(wěn)定性更好。數(shù)字AGC技術通常是指在對中頻模擬信號進行數(shù)字化后，根據(jù)樣本幅值的大小，反過來控制前端中頻放大電路中的可編程數(shù)控衰減器，將信號輸出調整到適合檢測的幅值范圍內，或者控制輸出的數(shù)字信號幅度或功率穩(wěn)定在一個恒定的值上。無論哪種方法都要在信號一數(shù)字化后進步處理，所以稱為數(shù)字AGC技術。1EDA技術及其發(fā)展數(shù)字AGC實現(xiàn)思路本節(jié)介紹的數(shù)字AGC的特點在于開發(fā)迅速、占用資源少、調節(jié)方便、靈敏度高和控制范圍大。2EDA技術及其發(fā)展信號幅值提取電路信號幅值提取電路也是決定數(shù)字AGC性能的關鍵電路之，由千噪聲的擾動，反饋環(huán)路輸入的信號抖動是比較大的，如果輸入不經過處理就會影響AGC的穩(wěn)定性和響應時間，所以求模之后和送入比較器之前首先提取信號的包絡，這樣進入比較器的值就會變化起伏比較小也更能反映信號實際的幅度（功率）。3EDA技術及其發(fā)展反饋環(huán)路設計信號幅值提取電路輸出的幅值一個參考值做減法，差值經過累加去控制AGC環(huán)路的輸出，這就是反饋環(huán)路的設計原理，其VHDL描述如例11.10所示，將該模塊命名為FeedbackLoop.vhd,便千在主程序中調用該模塊。4EDA技術及其發(fā)展數(shù)字AGC的頂層設計數(shù)字AGC的頂層VHDL源代