一種多頻分頻的振信號源設計方法

一種多頻分頻的振信號源設計方法

0頻率轉換時間和頻率分辨率較低在許多領域，鎖相頻率合成技術仍然是頻率合成的主要手段。鎖相式頻率合成器具有很高的工作頻率、較寬的帶寬,但頻率轉換時間較長和頻率分辨率較低是其缺陷。DDS則具有極高的頻率分辨率和極短的頻率轉換時間,但工作頻帶受限。由此可見,把兩者結合起來,取長補短,就可以設計出具有更高性能和滿足多方面要求的頻率合成器。1dds+pll混合方案需要設計的鎖相環(huán)的性能指標要求是:頻率范圍:2.4GHz～4.4GHz頻率分辨率:1kHz單邊帶相位噪聲:≤-75dBc/Hz@10kHz除上述指標之外,對電路的體積和功耗也提出了較高的要求,所以無法采取已經比較成熟的小數分頻方案。我們所選用的方案是由DDS產生的低頻信號作為參考信號去激勵PLL頻率合成器,即DDS+PLL混合方案。這樣可以使鎖相環(huán)的輸出信號有較低的相位噪聲和較小的頻率分辨率。方框圖如圖1所示。其中虛線部分為鎖相環(huán)頻率合成器。當鎖相環(huán)鎖定時,頻率合成器的輸出頻率和頻率分辨率為:fout=Μ×fDDS=Μ×Κ2Ν×fc(1)Δfmin=Μ2Ν×fc(2)式中:M為VCO的可編程分頻比,K為DDS的頻率控制字,fc為DDS的時鐘。采用DDS作為PLL的激勵源,參考頻率可以做到以極小的步進改變,適當選擇DDS的輸出帶寬,可使合成器有連續(xù)的頻率覆蓋,為了得到連續(xù)的頻率覆蓋,DDS的工作帶寬需要滿足:BWDDS≥FDDSΜmin(3)式中:FDDS為DDS的中心頻率,BWDDS為DDS的輸出頻率帶寬,Mmin為PLL的最小分頻比。因為DDS數字化實現(xiàn)的固有特點,決定了其輸出頻譜雜散較大,因此在DDS輸出端需加入一個帶通濾波器,這樣可對其輸出雜散進行抑制。在帶通濾波器和參考分頻器之間可加入一個限幅器,它的作用是將正弦信號轉換為邏輯電平信號,同時限幅器可將幅度噪聲去除。2頻率合成器:ad9851下面分別介紹一下鎖相環(huán)中所選用的鎖相環(huán)頻率合成器PE3236、DDS芯片AD9851和壓控振蕩器。PE3236是Peregrine公司新推出的一款高性能的整數型頻率合成器,它的特點是具有超低的相位噪聲性能、較高的鑒相頻率、較低的功耗、改進的雜散性能等。AD9851是AD公司推出的一款高性能的DDS芯片,其內部采用了先進的DDS技術,內部還集成了高速的、高性能的10位D/A轉換器和比較器。VCO是一個電壓-頻率變換器,它的性能對鎖相環(huán)有很大的影響。在選取時我們考慮了較低的相位噪聲、較高的頻率穩(wěn)定度、線性的控制特性和較低的功耗。我們選用了2個VCO來覆蓋2.4GHz～4.555GHz的頻率范圍。3電路設計(1)補償規(guī)則高的PLL鑒相頻率可帶來以下優(yōu)點:環(huán)路分頻比M值可以設計的較低,PLL輸出信號的相位噪聲得到降低,鑒相頻率高時允許需鎖相環(huán)的環(huán)路帶寬可以做的較寬,有利于縮短鎖定時間,使頻率轉換時間縮短。在PE3236中,鑒相頻率最高可用到20MHz,在我們的鎖相環(huán)路中,鑒相頻率選取為5MHz,即由DDS的輸出頻率10MHz經過參考分頻器2分頻后獲得。(2)環(huán)路濾波器的設計環(huán)路濾波器的主要作用是濾除誤差電壓中的高頻成分和噪聲,并且它對鎖相環(huán)路參數的調整起著決定性的作用。環(huán)路濾波器的設計包括選取環(huán)路濾波器的拓撲形式、環(huán)路濾波器的階數、相位裕量、環(huán)路帶寬。這些參數一旦都確定了,濾波器的極點和零點就確定了,就可計算出環(huán)路濾波器各個器件的參數值。相位裕量關系到系統(tǒng)的相對穩(wěn)定性。太大的相位裕量可降低環(huán)路濾波器的峰值相應,同時也增加了系統(tǒng)的鎖相時間。較小的相位裕量會導致系統(tǒng)穩(wěn)定性變差。對于一個穩(wěn)定的系統(tǒng),相位裕量一般應該大于30°。設計鎖相環(huán)的時候,足夠的相位裕量是必需的,這樣閉環(huán)增益響應就不會有尖峰。我們選取的相位裕量為60°。環(huán)路帶寬是環(huán)路濾波器中是最關鍵的參數,選擇較小的環(huán)路帶寬可以改善參考雜散和相位誤差,但同時會增加鎖相時間;選擇較大的環(huán)路帶寬會改善鎖相時間,但同時會惡化參考雜散和相位誤差。對具體設計而言,對頻率轉換時間指標要求不高時,PLL的環(huán)路帶寬可以設計的窄些,這樣DDS的輸出雜散可以得到很好的抑制,輸出信號的相位噪聲和雜散的性能主要由VCO決定,如果頻率轉換時間是一個重要指標時,PLL的環(huán)路帶寬需要放寬,這時DDS的性能對最終輸出信號有嚴重的影響,此時帶通濾波器和硬限幅器的設計顯得更重要。一般選取環(huán)路帶寬的方法是:如果對鎖相時間指標要求不高時,PLL的環(huán)路帶寬可以設計的窄些,這樣參考雜散可以得到很好的抑制,輸出信號的相位噪聲和雜散的性能主要由VCO決定,如果鎖相時間是一個重要指標時,PLL的環(huán)路帶寬需要放寬以適合鎖相時間的要求。我們選取的環(huán)路帶寬為200kHz。下面環(huán)路濾波器的電路結構見圖2所示。有許多種方法來評估鎖相環(huán)系統(tǒng)的穩(wěn)定性,但通常分析穩(wěn)定性的方法是畫開環(huán)增益、相位裕量與頻率的關系圖。一般來說,通過相位裕量和增益裕量來描述的相對穩(wěn)定性可用來表征系統(tǒng)穩(wěn)定程度高低,也可作為設計鎖相環(huán)系統(tǒng)的一種準則。如果一個鎖相環(huán)系統(tǒng)在某個頻率點開環(huán)相位偏移等于±180°時,而系統(tǒng)開環(huán)響應的幅度大于1,這時系統(tǒng)將會變得不穩(wěn)定。在這頻率點的開環(huán)響應的幅度被認為是增益裕量。對于一個穩(wěn)定的系統(tǒng),增益裕量應大于10dB,當測量相對穩(wěn)定性的時候,鎖相環(huán)的相位裕量等于180°加上開環(huán)響應幅值等于1(0dB)這個頻率點的角度值,這個頻率點就是環(huán)路帶寬,換句話說,相位裕量就是在環(huán)路帶寬處的相移,在這點環(huán)路即將不穩(wěn)定。也可根據內奎斯特準則,可以用鎖相環(huán)路開環(huán)頻率響應的伯德圖來直接判定鎖相環(huán)閉環(huán)時的穩(wěn)定性。假如環(huán)路是閉環(huán)穩(wěn)定的,那么在開環(huán)相移達到180°之前,開環(huán)增益已小于0dB,如果說環(huán)路是閉環(huán)不穩(wěn)定的,那么在開環(huán)相移達到180°之時,開環(huán)增益仍大于0dB。系統(tǒng)的開環(huán)傳遞函數為:G(S)=ΚVCΟ×Κφ×F(S)Ν×S(4)式中:Kφ為鑒相增益,KVCO為VCO控制靈敏度,N為分頻比,F(S)為環(huán)路濾波器的傳遞函數。由環(huán)路濾波器電路圖可推導出環(huán)路濾波器的傳遞函數為:F(S)=S×R3×C2+1S×C2×(R1+R2)×[S×CC×R1×R2R1+R2+1]=S×Τ2+1S×Τ1×(S×ΤC+1)(5)式中:Τ2=R3×C2?Τ1=(R1+R2)×C2?ΤC=R1×R2R1×R2×CC。那么,系統(tǒng)的開環(huán)傳遞函數為:G(S)=ΚVCΟ×ΚφΝ×S×S×Τ2+1S×Τ1×(S×ΤC+1)=ΚVCΟ×ΚφΝ×S×Τ2+1S2×Τ1×(S×ΤC+1)(6)如果令環(huán)路帶寬為fc,那么角頻率ωc=2×π×fc。由相位裕量的定義可得到:相位裕量φ=π+arctan(ωc×T2)-arctan(ωc×Tc)(7)對上式兩邊求導可得:Τ2×Τc=1ω2c(8)對式(7)兩邊取余切,并將式(8)代入可解出(負值的根去除):Τ2=tan(φ)+sec(φ)ωc=√1-sin(φ)1+sin(φ)ωc(9)Τc=1ωc×√1-sin(φ)1+sin(φ)(10)當ω=ωc時,|G(jωc)|=1,將(8)、(9)和(10)式代入可得:Τ1=Κφ×ΚVCΟΝ×ω2c×√1+ωc2×Τ221+ωc2×Τc2=Κφ×ΚVCΟΝ×ωc2×√Τ2Τc=Κφ×ΚVCΟΝ×ωc2×√1-sin(φ)1+sin(φ)(11)如果鑒相增益Kφ、VCO的控制靈敏度KVCO、分頻比N、相位裕量φ和環(huán)路帶寬ωc已知,由公式(9)、(10)和(11)就可計算出T1、T2和Tc。因為:T2=R3×C2(12)T1=(R1+R2)×C2(13)ΤC=R1×R2R1+R2×CC(14)根據廠家提供的數據,當R1=120Ω和R2=390Ω時,環(huán)路能提供最好的相位噪聲性能,從上面的三個表達式中就可分別求出電容C2、Cc和電阻R3。至此環(huán)路的各個參數都以求出。經計算,當鑒相增益Κφ=2.72×π(V/rad)、VCO的控制靈敏度KVCO=2×π×60000000(rad/V)、分頻比N=2400、相位裕量φ=60和環(huán)路帶寬ωc=2×π×50000(rad/s)時,C2=25nF,Cc=9.3nF,R3=475Ω。前面已經提到一個穩(wěn)定的鎖相環(huán)系統(tǒng)要同時考慮相位裕量和增益裕量,如果只考慮一個,則設計出的系統(tǒng)可能不穩(wěn)定。增益裕量的算法是:令開環(huán)相移為π,求出角頻率ωg,然后求得幅頻特性|G(jωg)|即是其增益裕量,將各個值代入,可解出其增益裕量為11.9dB。通過分析相位裕量和增益裕量可以說該鎖相環(huán)是穩(wěn)定的。4最小頻率分辨率測試我們采用HP8653E微波頻譜分析儀對試驗電路的單邊帶相位噪聲和最小頻率分辨率進行了測量,測量結果表明,最小頻率分辨率可達到10Hz;對頻率為4.25GHz的輸出信號的相位噪聲進行了測量,測試結果為:頻偏10kHz的單邊帶相位噪聲為-77dBc/Hz,頻偏100kHz的單邊帶相位噪聲為-85dBc/Hz,達到了設計要求。測試曲線如圖3和圖4所示。5雜散信號的控制本文主要描述了利用集成鎖相環(huán)路PE3236和DDS芯片AD9851設計鎖相環(huán)的方法和步驟,對存在的問題提出了解決的方法。需要注意的是,在實驗中,發(fā)現(xiàn)DDS輸出信號的雜散成為影響該鎖相環(huán)最終輸出信號頻譜的最關鍵的因素,DDS輸出