一種多頻分頻的振信號(hào)源設(shè)計(jì)方法

一種多頻分頻的振信號(hào)源設(shè)計(jì)方法

0頻率轉(zhuǎn)換時(shí)間和頻率分辨率較低在許多領(lǐng)域，鎖相頻率合成技術(shù)仍然是頻率合成的主要手段。鎖相式頻率合成器具有很高的工作頻率、較寬的帶寬,但頻率轉(zhuǎn)換時(shí)間較長(zhǎng)和頻率分辨率較低是其缺陷。DDS則具有極高的頻率分辨率和極短的頻率轉(zhuǎn)換時(shí)間,但工作頻帶受限。由此可見,把兩者結(jié)合起來(lái),取長(zhǎng)補(bǔ)短,就可以設(shè)計(jì)出具有更高性能和滿足多方面要求的頻率合成器。1dds+pll混合方案需要設(shè)計(jì)的鎖相環(huán)的性能指標(biāo)要求是:頻率范圍:2.4GHz～4.4GHz頻率分辨率:1kHz單邊帶相位噪聲:≤-75dBc/Hz@10kHz除上述指標(biāo)之外,對(duì)電路的體積和功耗也提出了較高的要求,所以無(wú)法采取已經(jīng)比較成熟的小數(shù)分頻方案。我們所選用的方案是由DDS產(chǎn)生的低頻信號(hào)作為參考信號(hào)去激勵(lì)PLL頻率合成器,即DDS+PLL混合方案。這樣可以使鎖相環(huán)的輸出信號(hào)有較低的相位噪聲和較小的頻率分辨率。方框圖如圖1所示。其中虛線部分為鎖相環(huán)頻率合成器。當(dāng)鎖相環(huán)鎖定時(shí),頻率合成器的輸出頻率和頻率分辨率為:fout=Μ×fDDS=Μ×Κ2Ν×fc(1)Δfmin=Μ2Ν×fc(2)式中:M為VCO的可編程分頻比,K為DDS的頻率控制字,fc為DDS的時(shí)鐘。采用DDS作為PLL的激勵(lì)源,參考頻率可以做到以極小的步進(jìn)改變,適當(dāng)選擇DDS的輸出帶寬,可使合成器有連續(xù)的頻率覆蓋,為了得到連續(xù)的頻率覆蓋,DDS的工作帶寬需要滿足:BWDDS≥FDDSΜmin(3)式中:FDDS為DDS的中心頻率,BWDDS為DDS的輸出頻率帶寬,Mmin為PLL的最小分頻比。因?yàn)镈DS數(shù)字化實(shí)現(xiàn)的固有特點(diǎn),決定了其輸出頻譜雜散較大,因此在DDS輸出端需加入一個(gè)帶通濾波器,這樣可對(duì)其輸出雜散進(jìn)行抑制。在帶通濾波器和參考分頻器之間可加入一個(gè)限幅器,它的作用是將正弦信號(hào)轉(zhuǎn)換為邏輯電平信號(hào),同時(shí)限幅器可將幅度噪聲去除。2頻率合成器:ad9851下面分別介紹一下鎖相環(huán)中所選用的鎖相環(huán)頻率合成器PE3236、DDS芯片AD9851和壓控振蕩器。PE3236是Peregrine公司新推出的一款高性能的整數(shù)型頻率合成器,它的特點(diǎn)是具有超低的相位噪聲性能、較高的鑒相頻率、較低的功耗、改進(jìn)的雜散性能等。AD9851是AD公司推出的一款高性能的DDS芯片,其內(nèi)部采用了先進(jìn)的DDS技術(shù),內(nèi)部還集成了高速的、高性能的10位D/A轉(zhuǎn)換器和比較器。VCO是一個(gè)電壓-頻率變換器,它的性能對(duì)鎖相環(huán)有很大的影響。在選取時(shí)我們考慮了較低的相位噪聲、較高的頻率穩(wěn)定度、線性的控制特性和較低的功耗。我們選用了2個(gè)VCO來(lái)覆蓋2.4GHz～4.555GHz的頻率范圍。3電路設(shè)計(jì)(1)補(bǔ)償規(guī)則高的PLL鑒相頻率可帶來(lái)以下優(yōu)點(diǎn):環(huán)路分頻比M值可以設(shè)計(jì)的較低,PLL輸出信號(hào)的相位噪聲得到降低,鑒相頻率高時(shí)允許需鎖相環(huán)的環(huán)路帶寬可以做的較寬,有利于縮短鎖定時(shí)間,使頻率轉(zhuǎn)換時(shí)間縮短。在PE3236中,鑒相頻率最高可用到20MHz,在我們的鎖相環(huán)路中,鑒相頻率選取為5MHz,即由DDS的輸出頻率10MHz經(jīng)過(guò)參考分頻器2分頻后獲得。(2)環(huán)路濾波器的設(shè)計(jì)環(huán)路濾波器的主要作用是濾除誤差電壓中的高頻成分和噪聲,并且它對(duì)鎖相環(huán)路參數(shù)的調(diào)整起著決定性的作用。環(huán)路濾波器的設(shè)計(jì)包括選取環(huán)路濾波器的拓?fù)湫问健h(huán)路濾波器的階數(shù)、相位裕量、環(huán)路帶寬。這些參數(shù)一旦都確定了,濾波器的極點(diǎn)和零點(diǎn)就確定了,就可計(jì)算出環(huán)路濾波器各個(gè)器件的參數(shù)值。相位裕量關(guān)系到系統(tǒng)的相對(duì)穩(wěn)定性。太大的相位裕量可降低環(huán)路濾波器的峰值相應(yīng),同時(shí)也增加了系統(tǒng)的鎖相時(shí)間。較小的相位裕量會(huì)導(dǎo)致系統(tǒng)穩(wěn)定性變差。對(duì)于一個(gè)穩(wěn)定的系統(tǒng),相位裕量一般應(yīng)該大于30°。設(shè)計(jì)鎖相環(huán)的時(shí)候,足夠的相位裕量是必需的,這樣閉環(huán)增益響應(yīng)就不會(huì)有尖峰。我們選取的相位裕量為60°。環(huán)路帶寬是環(huán)路濾波器中是最關(guān)鍵的參數(shù),選擇較小的環(huán)路帶寬可以改善參考雜散和相位誤差,但同時(shí)會(huì)增加鎖相時(shí)間;選擇較大的環(huán)路帶寬會(huì)改善鎖相時(shí)間,但同時(shí)會(huì)惡化參考雜散和相位誤差。對(duì)具體設(shè)計(jì)而言,對(duì)頻率轉(zhuǎn)換時(shí)間指標(biāo)要求不高時(shí),PLL的環(huán)路帶寬可以設(shè)計(jì)的窄些,這樣DDS的輸出雜散可以得到很好的抑制,輸出信號(hào)的相位噪聲和雜散的性能主要由VCO決定,如果頻率轉(zhuǎn)換時(shí)間是一個(gè)重要指標(biāo)時(shí),PLL的環(huán)路帶寬需要放寬,這時(shí)DDS的性能對(duì)最終輸出信號(hào)有嚴(yán)重的影響,此時(shí)帶通濾波器和硬限幅器的設(shè)計(jì)顯得更重要。一般選取環(huán)路帶寬的方法是:如果對(duì)鎖相時(shí)間指標(biāo)要求不高時(shí),PLL的環(huán)路帶寬可以設(shè)計(jì)的窄些,這樣參考雜散可以得到很好的抑制,輸出信號(hào)的相位噪聲和雜散的性能主要由VCO決定,如果鎖相時(shí)間是一個(gè)重要指標(biāo)時(shí),PLL的環(huán)路帶寬需要放寬以適合鎖相時(shí)間的要求。我們選取的環(huán)路帶寬為200kHz。下面環(huán)路濾波器的電路結(jié)構(gòu)見圖2所示。有許多種方法來(lái)評(píng)估鎖相環(huán)系統(tǒng)的穩(wěn)定性,但通常分析穩(wěn)定性的方法是畫開環(huán)增益、相位裕量與頻率的關(guān)系圖。一般來(lái)說(shuō),通過(guò)相位裕量和增益裕量來(lái)描述的相對(duì)穩(wěn)定性可用來(lái)表征系統(tǒng)穩(wěn)定程度高低,也可作為設(shè)計(jì)鎖相環(huán)系統(tǒng)的一種準(zhǔn)則。如果一個(gè)鎖相環(huán)系統(tǒng)在某個(gè)頻率點(diǎn)開環(huán)相位偏移等于±180°時(shí),而系統(tǒng)開環(huán)響應(yīng)的幅度大于1,這時(shí)系統(tǒng)將會(huì)變得不穩(wěn)定。在這頻率點(diǎn)的開環(huán)響應(yīng)的幅度被認(rèn)為是增益裕量。對(duì)于一個(gè)穩(wěn)定的系統(tǒng),增益裕量應(yīng)大于10dB,當(dāng)測(cè)量相對(duì)穩(wěn)定性的時(shí)候,鎖相環(huán)的相位裕量等于180°加上開環(huán)響應(yīng)幅值等于1(0dB)這個(gè)頻率點(diǎn)的角度值,這個(gè)頻率點(diǎn)就是環(huán)路帶寬,換句話說(shuō),相位裕量就是在環(huán)路帶寬處的相移,在這點(diǎn)環(huán)路即將不穩(wěn)定。也可根據(jù)內(nèi)奎斯特準(zhǔn)則,可以用鎖相環(huán)路開環(huán)頻率響應(yīng)的伯德圖來(lái)直接判定鎖相環(huán)閉環(huán)時(shí)的穩(wěn)定性。假如環(huán)路是閉環(huán)穩(wěn)定的,那么在開環(huán)相移達(dá)到180°之前,開環(huán)增益已小于0dB,如果說(shuō)環(huán)路是閉環(huán)不穩(wěn)定的,那么在開環(huán)相移達(dá)到180°之時(shí),開環(huán)增益仍大于0dB。系統(tǒng)的開環(huán)傳遞函數(shù)為:G(S)=ΚVCΟ×Κφ×F(S)Ν×S(4)式中:Kφ為鑒相增益,KVCO為VCO控制靈敏度,N為分頻比,F(S)為環(huán)路濾波器的傳遞函數(shù)。由環(huán)路濾波器電路圖可推導(dǎo)出環(huán)路濾波器的傳遞函數(shù)為:F(S)=S×R3×C2+1S×C2×(R1+R2)×[S×CC×R1×R2R1+R2+1]=S×Τ2+1S×Τ1×(S×ΤC+1)(5)式中:Τ2=R3×C2?Τ1=(R1+R2)×C2?ΤC=R1×R2R1×R2×CC。那么,系統(tǒng)的開環(huán)傳遞函數(shù)為:G(S)=ΚVCΟ×ΚφΝ×S×S×Τ2+1S×Τ1×(S×ΤC+1)=ΚVCΟ×ΚφΝ×S×Τ2+1S2×Τ1×(S×ΤC+1)(6)如果令環(huán)路帶寬為fc,那么角頻率ωc=2×π×fc。由相位裕量的定義可得到:相位裕量φ=π+arctan(ωc×T2)-arctan(ωc×Tc)(7)對(duì)上式兩邊求導(dǎo)可得:Τ2×Τc=1ω2c(8)對(duì)式(7)兩邊取余切,并將式(8)代入可解出(負(fù)值的根去除):Τ2=tan(φ)+sec(φ)ωc=√1-sin(φ)1+sin(φ)ωc(9)Τc=1ωc×√1-sin(φ)1+sin(φ)(10)當(dāng)ω=ωc時(shí),|G(jωc)|=1,將(8)、(9)和(10)式代入可得:Τ1=Κφ×ΚVCΟΝ×ω2c×√1+ωc2×Τ221+ωc2×Τc2=Κφ×ΚVCΟΝ×ωc2×√Τ2Τc=Κφ×ΚVCΟΝ×ωc2×√1-sin(φ)1+sin(φ)(11)如果鑒相增益Kφ、VCO的控制靈敏度KVCO、分頻比N、相位裕量φ和環(huán)路帶寬ωc已知,由公式(9)、(10)和(11)就可計(jì)算出T1、T2和Tc。因?yàn)?T2=R3×C2(12)T1=(R1+R2)×C2(13)ΤC=R1×R2R1+R2×CC(14)根據(jù)廠家提供的數(shù)據(jù),當(dāng)R1=120Ω和R2=390Ω時(shí),環(huán)路能提供最好的相位噪聲性能,從上面的三個(gè)表達(dá)式中就可分別求出電容C2、Cc和電阻R3。至此環(huán)路的各個(gè)參數(shù)都以求出。經(jīng)計(jì)算,當(dāng)鑒相增益Κφ=2.72×π(V/rad)、VCO的控制靈敏度KVCO=2×π×60000000(rad/V)、分頻比N=2400、相位裕量φ=60和環(huán)路帶寬ωc=2×π×50000(rad/s)時(shí),C2=25nF,Cc=9.3nF,R3=475Ω。前面已經(jīng)提到一個(gè)穩(wěn)定的鎖相環(huán)系統(tǒng)要同時(shí)考慮相位裕量和增益裕量,如果只考慮一個(gè),則設(shè)計(jì)出的系統(tǒng)可能不穩(wěn)定。增益裕量的算法是:令開環(huán)相移為π,求出角頻率ωg,然后求得幅頻特性|G(jωg)|即是其增益裕量,將各個(gè)值代入,可解出其增益裕量為11.9dB。通過(guò)分析相位裕量和增益裕量可以說(shuō)該鎖相環(huán)是穩(wěn)定的。4最小頻率分辨率測(cè)試我們采用HP8653E微波頻譜分析儀對(duì)試驗(yàn)電路的單邊帶相位噪聲和最小頻率分辨率進(jìn)行了測(cè)量,測(cè)量結(jié)果表明,最小頻率分辨率可達(dá)到10Hz;對(duì)頻率為4.25GHz的輸出信號(hào)的相位噪聲進(jìn)行了測(cè)量,測(cè)試結(jié)果為:頻偏10kHz的單邊帶相位噪聲為-77dBc/Hz,頻偏100kHz的單邊帶相位噪聲為-85dBc/Hz,達(dá)到了設(shè)計(jì)要求。測(cè)試曲線如圖3和圖4所示。5雜散信號(hào)的控制本文主要描述了利用集成鎖相環(huán)路PE3236和DDS芯片AD9851設(shè)計(jì)鎖相環(huán)的方法和步驟,對(duì)存在的問(wèn)題提出了解決的方法。需要注意的是,在實(shí)驗(yàn)中,發(fā)現(xiàn)DDS輸出信號(hào)的雜散成為影響該鎖相環(huán)最終輸出信號(hào)頻譜的最關(guān)鍵的因素,DDS輸出