第3章 體系結(jié)構(gòu)2

第三章基于ARM架構(gòu)的嵌入式微處理器2

13.3通用的ARM微處理器介紹

現(xiàn)將幾種通常使用較為廣泛的低端微處理器SamsungS3C44B0X（ARM7TDMI內(nèi)核）、中端處理器S3C2410B（ARM920T核）和高端微處理器IntelPXA255/27X（Xscale核）內(nèi)部結(jié)構(gòu)、特點及功能介紹一下。23.3.1SamsungS3C44B0X微處理器

SamsungS3C44B0X微處理器是韓國三星公司專為手持設(shè)備和一般應(yīng)用提供的高性價比和低檔的微處理器解決方案，它使用ARM7TDMI核，工作在66MHZ。為了降低系統(tǒng)總成本和減少外圍器件，這款芯片中還集成了下列部件：8KBCache、外部存儲器控制器、LCD控制器、4個DMA通道、2通道UART、1個多主I2C總線控制器、1個IIS總線控制器，5通道PWM定時器及一個內(nèi)部定時器、71個通用I/O口、8個外部中斷源、實時時鐘、8通道10位ADC等。3S3C44B0X系統(tǒng)板的結(jié)構(gòu)圖4S3C44B0X的系統(tǒng)板5S3C44B0X系統(tǒng)板結(jié)構(gòu)組成LCD與觸摸屏接口;USBHOST模塊接口；JTAG調(diào)試接口;IIC接口的EEPROM；4×4矩陣鍵盤接口;?LED指示燈；8段數(shù)碼管電路；S3C44BOX微處理器；電源電路；復(fù)位邏輯；晶振電路；系統(tǒng)配置；FLASH和SDRAM的設(shè)計；UART接口。61）S3C44B0X結(jié)構(gòu)主要特點16/32位RISC結(jié)構(gòu)和帶ARM7DMICPU核的功能強大的指令集；Thumb協(xié)處理器在保證性能的前提下使代碼密度最大；片上ICE中斷調(diào)試JTAG調(diào)試方式；32

8位硬件乘法器。72）系統(tǒng)管理地址空間：每個Bank32MB（一共256MB）；每個Bank支持8/16/32位數(shù)據(jù)總線編程；固定的Bank起始地址和7個可編程的Bank；1個起始地址和尺寸可編程的Bank；8個內(nèi)存Bank:６個用于ROM和SRAM；2個用于ROM/SRAM/DRAM；所有內(nèi)存Bank的可編程尋址周期；在能量低的情況下支持DRAM/SDRAM自動刷新模式；支持DRAM的非對稱/對稱尋址；緩沖內(nèi)存和內(nèi)部SRAM84路帶8K字節(jié)的聯(lián)合緩存；不使用緩存的0/4/8K內(nèi)容SRAM偽LRU（最近最少使用）的替代算法在主內(nèi)存和緩沖區(qū)內(nèi)容之間保持一致的方式寫內(nèi)存；當(dāng)緩沖區(qū)出錯時，請求數(shù)據(jù)填充技術(shù)；BOOTLOADER位于FLASH存儲器，當(dāng)S3C44B0X復(fù)位或上電后首先執(zhí)行BOOTLOADER的代碼。BOOTLOADER代碼有如下功能：通過基本串口可與PC機終端程序建立聯(lián)接、可配置板子、提供用戶幫助、允許下載應(yīng)用程序到SDRAM并執(zhí)行、將用戶映象文件寫入FLASH、然后部分測試程序。9復(fù)位后的S3C44B0X的存儲器映射表

32MB

32MB

32MB

32MB

32MB

28MB

256MB

SA[27:0]

可存取

區(qū)域

特殊功能

寄存器（4MB）

SROM

（nGCS0）

SROM

（nGCS1）

SROM

（nGCS2）

SROM

（nGCS3）

SROM

（nGCS4）

SROM

（nGCS5）

SROM/DRAM/SDRAM

（nGCS6）

SROM/DRAM/SDRAM

（nGCS7）0x1000_0000

0x0e00_0000

0x0c00_0000

0x0e00_0000

0x0800_0000

0x0600_0000

0x0400_0000

0x0200_0000

0x01c0_0000

0x0000_0000

2MB/4MB/8MB/16MB/32MB2MB/4MB/8MB/16MB/32MB103）時鐘和能量管理低能耗，時鐘可以通過軟件選擇性地反饋回每個功能塊。能量模式：正常模式：正常運行模式；低能模式：不帶PLL的低頻時鐘；休眠模式：只使CPU的時鐘停止；停止模式：所有時鐘都停止；用EINT或RTC警告中斷從停止模式喚醒。114）中斷控制器30個中斷源（看門狗定時器，6個定時器，6個UART，8個外部中斷，4個DMA，2個RTC，1個ADC，1個I2C，1個SIO；矢量IRQ中斷模式減少中斷響應(yīng)周期；外部中斷源的水平/邊緣模式；可編程的水平/邊緣極性；對緊急中斷請求支持FIQ（快速中斷請求）12（1）ARM7TDMI中斷點的設(shè)置設(shè)置EmbeddedICE的兩個watchpoint單元

主要包括：地址、數(shù)據(jù)、控制信號等當(dāng)一個（或者兩個）watchpoint中的地址（也可以包括數(shù)據(jù)）和ARM所執(zhí)行的當(dāng)前的指令相同的時候，ARM就從運行狀態(tài)進入Debug狀態(tài)（2）斷點的類型硬件斷點：在ARM中直接設(shè)定watchpoint中的地址，當(dāng)ARM運行到制定的地址時，就進入Debug狀態(tài)。軟件斷點：改變存儲器中的ARM指令為一個特殊的數(shù)據(jù)X（ARM的未定義指令），同時，設(shè)置watchpoint中的斷點數(shù)據(jù)也為X，當(dāng)ARM把X數(shù)據(jù)作為指令讀入的時候，ARM就進入Debug狀態(tài)。13（3）硬件斷點和軟件斷點的優(yōu)缺點硬件斷點：數(shù)目受EmbeddedICE中的Watchpoint數(shù)目的限制；但是，可以在任何地方設(shè)置斷點。軟件斷點：數(shù)目不受限制，但是，軟件斷點是通過替換系統(tǒng)的斷點地址的指令實現(xiàn)的，所以，軟件斷點只能在可寫的存儲器的地址中設(shè)置（比如：RAM），而不能在ROM（比如：Flash）中設(shè)置。145）帶PWM的定時器S3C44B0X中的定時器具有ＰＷＭ（脈寬調(diào)制）功能，通過對一些功能寄存器的配置，可定義占空比以及定義頻率的高低。內(nèi)部具有5個16位帶PWM的定時器/1個16位基于DMA或基于中斷的定時器，可編程的工作循環(huán)，頻率和極性選擇。

6）實時時鐘具有全時鐘特點：毫秒、秒、分、小時、天、星期、月、年。在32.768KHz石英晶體下運行。具有CPU喚醒的警告中斷功能。157）通用輸入輸出端口8個外部中斷端口71個多路輸入輸出口；通用異步接收發(fā)送器UART2個帶DMA和中斷的UART；支持5位，6位，7位，8位串行數(shù)據(jù)傳送/接收；當(dāng)傳送/接收時支持雙向握手可編程波特率；

支持IrDA1.0（115.2KbPS）；測試的循環(huán)返回模式；每個通道有2個內(nèi)部32位FIFO168）DMAC控制器與A/D轉(zhuǎn)換器（1）DMA控制器2路通用無需要CPU干涉的DMA控制器；2路橋式DMA控制器；采用6種DMA請求的橋式DMA支持IO到內(nèi)存,內(nèi)存到IO，IO到IO：軟件，4個內(nèi)部功能塊（UART，SIO，實時器，IIS），外部管腳；DMA之間可編程優(yōu)先級次序；突發(fā)傳送模式提高傳送率。（2）A/D轉(zhuǎn)換器10位8路ADC；最大500KbPS/10位；179）LCD液晶顯示器控制器支持彩色/單色/灰度LCD；支持單掃描和雙掃描顯示；支持虛擬顯示功能

系統(tǒng)內(nèi)存作為顯示內(nèi)存專用DMA用于從系統(tǒng)內(nèi)存中提取圖象數(shù)據(jù)；可編程屏幕尺寸；灰度：16級，

256色1810）看門狗定時器與I2C總線接口16位看門狗定時器；定時中斷請求和系統(tǒng)復(fù)位；1個帶中斷的多主機I2C總線；串行，8位，雙向數(shù)據(jù)傳送器能夠以100Kb/S的標(biāo)準(zhǔn)模式和400Kb/S的快速模式傳送。1911）IIS總線接口1個帶DMA的音頻IIS總線接口；串行，每路8/16位數(shù)據(jù)傳送器；支持MSB數(shù)據(jù)格式；SIO（同步串行I/O）

1個帶DMA和中斷的SIO；可編程波特率；支持8位串行數(shù)據(jù)傳送/接收操作12）操作電壓范圍內(nèi)核：2.5V；I/O：3.0V到3.6V;運行頻率：最高到75MHz；封裝：160LQFP/160FBGA；20S3C44B0X微處理器體系結(jié)構(gòu)框圖21

S3C44B0X微處理器管腳定義圖2212）系統(tǒng)的啟動過程

S3C44B0X把外部復(fù)位信號，也作為一個中斷來處理。在系統(tǒng)復(fù)位的時候,程序指針被設(shè)置成0，使程序跳轉(zhuǎn)到0x00000000開始運行。此空間對應(yīng)的是Bank0，因為在系統(tǒng)的1MB的線性Flash和處理器的Bank0相連接，存儲的是供系統(tǒng)的初始化的程序。此程序負(fù)責(zé)的配置處理器的結(jié)構(gòu)、工作模式以及自動檢測嵌入式控制器的各個硬件是否工作正常。此程序負(fù)責(zé)把存儲在16MB的非線性處理器里面的system.bin文件復(fù)制到0xc5f0000地址（此地址是系統(tǒng)8MB的SDRAM的首地址)。引導(dǎo)程序把程序指針指向0xc000000地址，系統(tǒng)開始運行。system.bin是嵌入式操作系統(tǒng)引導(dǎo)的執(zhí)行文件。編譯以后的操作系統(tǒng)和應(yīng)用程序就是這個文件。233.3.2S3C2410微處理器

S3C2410韓國三星電子公司最近推出中檔的一款基于ARM920T核的16／32位RISC嵌入式微處理器。該處理器主要面向手持式設(shè)備以及高性價比、低功耗的應(yīng)用。該處理器采用0.18umCMOS制造工藝，內(nèi)部采用了新的AdvancedMicrocontrollerBusArchitecture(AMBA)總線。ARM920T核由ARM9TDMI內(nèi)核、存儲管理單元MMU和高速緩存三部分組成。其中，MMU可以管理虛擬內(nèi)存，高速緩存由獨立的16KB地址和16KB數(shù)據(jù)高速Cache組成。ARM920T有兩個內(nèi)部協(xié)處理器：CPl4和CPl5。CPl4用于調(diào)試控制，CPl5用于存儲系統(tǒng)控制以及測試控制。24ARM9體系結(jié)構(gòu)框圖

下頁圖給出了ARM9TDMI結(jié)構(gòu)框圖。主要有7部分構(gòu)成。 比較最常用的是ARM920T內(nèi)核，后頁圖給出了ARM920T結(jié)構(gòu)框圖。 ARM920T結(jié)構(gòu)主要部分有：ARM9TDMI內(nèi)核CPU、MMU、Cache、協(xié)處理器接口、運行跟蹤信息接口(ETM)、JTAG調(diào)試接口、總線接口等7部分構(gòu)成。25ARM9TDMI體系結(jié)構(gòu)框圖ARM9TDMICPU指令接口數(shù)據(jù)地址接口跟蹤接口數(shù)據(jù)接口JTAG接口指令地址接口ARM9TDMI結(jié)構(gòu)框圖26ARM9TDMI核性能

0.25微米的ARM9TDMI核在執(zhí)行32位ARM代碼時的特性綜述于下表。27ARM920T體系結(jié)構(gòu)框圖28封裝與引腳信號 S3C微控制器是272-FBGA封裝。 其信號可以分成addr0---addr26、Data0---data31、GPA0---GPA22GPB10、GPC15、GPD15、GPE15、GPF7、GPG15、GPH10、EINT23、nGCS0—nGCS7、AIN7、IIC、SPI、OM0---OM3等，大部分都是復(fù)用的291、S3C2410X概述 S3C2410X是韓國三星公司推出的16/32位RISC微控制器，其CPU采用的是ARM920T內(nèi)核，加上豐富的片內(nèi)外設(shè)，為手持設(shè)備和其它應(yīng)用，提供了低價格、低功耗、高性能微控制器的解決方案。

1）主要特性具有16KB指令Cache、16KB數(shù)據(jù)Cache和存儲器管理單元MMU。外部存儲器控制器，可擴展8組，每組128MB，總?cè)萘窟_1GB；支持從Nandflash存儲器啟動。3055個中斷源，可以設(shè)定1個為快速中斷，有24個外部中斷，并且觸發(fā)方式可以設(shè)定。4通道的DMA，并且有外部請求引腳。3個通道的UART，帶有16字節(jié)的TX/RXFIFO，支持IrDA1.0功能。具有2通道的SPI、1個通道的IIC串行總線接口和1個通道的IIS音頻總線接口。有2個USB主機總線的端口，1個USB設(shè)備總線的端口。有4個具有PWM功能的16位定時器和1個16位內(nèi)部定時器。8通道的10位A/D轉(zhuǎn)換器，最高速率可達500kB/s；提供有觸摸屏接口。具有117個通用I/O口和24通道的外部中斷源。31兼容MMC的SD卡接口。具有電源管理功能，可以使系統(tǒng)以普通方式、慢速方式、空閑方式和掉電方式工作?？撮T狗定時器。具有日歷功能的RTC。有LCD控制器，支持4K色的STN和256K色的TFT，配置有DMA通道。具有PLL功能的時鐘發(fā)生器，時鐘頻率高達203MHz。雙電源系統(tǒng)：1.8/2.0V內(nèi)核供電，3.3V存儲器和I/O供電。322）系統(tǒng)結(jié)構(gòu) 主要由兩大部分構(gòu)成： ARM920T內(nèi)核 片內(nèi)外設(shè)。33 （1）ARM920T內(nèi)核 由三部分：ARM9內(nèi)核ARM9TDMI、32KB的Cache、MMU。34 （2）片內(nèi)外設(shè)

分為高速外設(shè)和低速外設(shè)，分別用AHB總線和APB總線。352）ARM920T支持7種操作模式Usermode(usr)：正常程序執(zhí)行模式；FIQmode(fiq)：支持快速數(shù)據(jù)傳送和通道處理；IRQmode(irq)：用于通用中斷處理；Supervisormode(svc)：操作系統(tǒng)保護模式；Systemmode(sys)：運行特權(quán)模式操作系統(tǒng)任務(wù)；⑥

Abortmode(abt)：數(shù)據(jù)或指令預(yù)取失效后進入的狀態(tài)；⑦

Undefinedmode(und)：執(zhí)行未定義的指令時進入的模式。對這些操作模式的支持，使得ARM可以支持虛擬存儲器機制，支持多種特權(quán)模式，從而可以運行多種主流的嵌入式操作系統(tǒng)。363）ARM920T寄存器定義ARM微處理器中共定義了37個編程可見寄存器，每個寄存器的長度均為32位。根據(jù)不同的用途，可將其劃分為以下幾類:30個通用寄存器程序指針(PC:ProgramCounter)當(dāng)前處理器狀態(tài)寄存器(CPSR:CurrentProgramStatusResister) 狀態(tài)備份寄存器(SPSR:SavedProgramStatusResister)37(1)30個通用寄存器在任意一種處理器模式下，只有15個通用寄存器可以使用，編號分別為R0,…,R14。其中，R13一般作為堆棧指針寄存器(SP:StackPointer)。該寄存器由ARM編譯器自動使用。R14一般作為鏈接寄存器(LR:LinkRegister)。當(dāng)系統(tǒng)中發(fā)生子程序調(diào)用時，用R14來記錄返回地址。如果返回地址已經(jīng)保存在堆棧中，則該寄存器也可以用于其它用途。38(2)程序指針(PC:ProgramCounter)

PC即為R15，用于記錄程序當(dāng)前的運行地址。ARM處理器每執(zhí)行一條指令，都會把PC增加4字節(jié)(Thumb模式為兩個字節(jié))。此外，相應(yīng)的分支指令(如BL等)也會改變PC的值。(3)當(dāng)前處理器狀態(tài)寄存器

當(dāng)前處理器狀態(tài)寄存器(CPSR:CurrentProgramStatusResister)CPSR用于存儲條件碼,各種模式公用該寄存器。39(4)狀態(tài)備份寄存器狀態(tài)備份寄存器(SPSR:SavedProgramStatusResister)SPSR寄存器主要是在處理器異常發(fā)生時，用來保存CPSR(CurrentProgramStatusResister)。每一種處理器模式下將使用一個SPSR來保存CPSR，而用戶模式和系統(tǒng)模式下不需要SPSR，因為該模式下不會發(fā)生異常。ARM高級中斷控制器有8種優(yōu)先控制權(quán)，可屏蔽特定中斷源，提供中斷向量控制器，同時可以接受32個中斷源請求，ARM中斷體系充分減少中斷響應(yīng)時間，提高系統(tǒng)的實時性。402、S3C2410X的存儲器系統(tǒng) 1）概述

S3C2410X的存儲器管理器提供訪問外部存儲器的所有控制信號：26位地址信號、32位數(shù)據(jù)信號、8個片選信號、以及讀/寫控制信號等。

S3C2410X的存儲空間分成8組，最大容量是1GB，bank0---bank5為固定128MB，bank6和bank7的容量可編程改變，可以是2、4、8、16、32、64、128MB，并且bank7的開始地址與bank6的結(jié)束地址相連接，但是二者的容量必須相等。 bank0可以作為引導(dǎo)ROM，其數(shù)據(jù)線寬只能是16位和32位，復(fù)位時由OM0、OM1引腳確定；其它存儲器的數(shù)據(jù)線寬可以是8位、16位和32位。 S3C2410X的存儲器格式，可以編程設(shè)置為大端格式，也可以設(shè)置為小端格式。414243注意：補充引腳信號44 2）存儲器的控制寄存器 內(nèi)存控制器為訪問外部存儲空間提供存儲器控制信號，S3C2410X存儲器控制器共有13個寄存器。寄存器地址功能操作復(fù)位值BWSCON0x48000000總線寬度和等待控制讀/寫0x0BANKCON00x48000004BANK0控制讀/寫0x0700BANKCON10x48000008BANK1控制讀/寫0x0700BANKCON20x4800000CBANK2控制讀/寫0x0700BANKCON30x48000010BANK3控制讀/寫0x0700BANKCON40x48000014BANK4控制讀/寫0x0700BANKCON50x48000018BANK5控制讀/寫0x0700BANKCON60x4800001CBANK6控制讀/寫0x18008BANKCON70x48000020BANK7控制讀/寫0x18008REFRESH0x48000024SDRAM刷新控制讀/寫0xAC0000BANKSIZE0x48000028可變的組大小設(shè)置讀/寫0x0MRSRB60x4800002CBANK6模式設(shè)置讀/寫xxxMRSRB70x48000030BANK7模式設(shè)置讀/寫xxx45 S3C2410X有4個通道的DMA控制器，其位于在系統(tǒng)總線和外設(shè)總線之間。 每個DMA通道都能沒有約束的實現(xiàn)系統(tǒng)總線或者外設(shè)總線之間的數(shù)據(jù)傳輸，即每個通道都能處理下面四種情況： 源器件和目的器件都在系統(tǒng)總線 源器件在系統(tǒng)總線，目的器件在外設(shè)總線 源器件在外設(shè)總線，目的器件在系統(tǒng)總線 源器件和目的器件都在外設(shè)總線

DMA的主要優(yōu)點是：可以不通過CPU的中斷來實現(xiàn)數(shù)據(jù)的傳輸，DMA的運行可以通過軟件或者通過外圍設(shè)備的中斷和請求來初始化。3、DMA控制器46（1）DMA工作原理 每個DMA通道都有4個DMA請求源，通過設(shè)置，可以從中挑選一個服務(wù)。每個通道的DMA請求源如表所示。

通道

源請求源0請求源1請求源2請求源3請求源4通道0nXDREQ0UART0SDITimerUSB設(shè)備EP1通道1nXDREQ1UART1IIS/SDISPI0USB設(shè)備EP2通道2IISSDOIISSDISDITimerUSB設(shè)備EP3通道3UART2SDISPI1TimerUSB設(shè)備EP4表各通道的DMA請求源47 （2）DMA的工作過程 一般DMA的工作過程如下面所示 （1）外設(shè)向DMAC發(fā)出請求 （2）DMAC通過HOLD向CPU發(fā)出總線請求； （3）CPU響應(yīng)釋放三總線，并且發(fā)應(yīng)答HLDA （4）DMAC向外設(shè)發(fā)DMA應(yīng)答

（5）DMAC發(fā)出地址、控制信號，為外設(shè)傳送數(shù)據(jù)； （6）傳送完規(guī)定的數(shù)據(jù)后，DMAC撤銷HOLD信號，CPU也撤銷HLDA信號，并且恢復(fù)對三總線的控制。1245348

S3C2410X的DMA工作過程可以分為三個狀態(tài)： 狀態(tài)1：等待狀態(tài)。DMA等待一個DMA請求。如果有請求到來，將轉(zhuǎn)到狀態(tài)2。在這個狀態(tài)下，DMAACK和INTREQ為0。 狀態(tài)2：準(zhǔn)備狀態(tài)。DMAACK變?yōu)?，計數(shù)器（CURR_TC）裝入DCON[19:0]寄存器。 注意：DMAACK保持為1直至它被清除。 狀態(tài)3：傳輸狀態(tài)。DMA控制器從源地址讀入數(shù)據(jù)并將它寫到目的地址，每傳輸一次，CURR_TC數(shù)器（在DSTAT中）減1，并且可能做以下操作： 重復(fù)傳輸：在全服務(wù)模式下，將重復(fù)傳輸，直到計數(shù)器CURR_TC變?yōu)?；在單服務(wù)模式下，僅傳輸一次。49設(shè)置中斷請求信號：當(dāng)CURR_TC變?yōu)?時，DMAC發(fā)出INTREQ信號，而且DCON[29]即中斷設(shè)定位被設(shè)為1。清除DMAACK信號：對單服務(wù)模式，或者全服務(wù)模式CURR_TC變?yōu)?。 注意：在單服務(wù)模式下，DMAC的3個狀態(tài)被執(zhí)行一遍，然后停止，等待下一個DMAREQ的到來。如果DMAREQ到來，則這些狀態(tài)被重復(fù)操作，直到CURR_TC減為0。

說明：DMA傳輸分為一個單元傳輸和4個單元突發(fā)式傳輸。50 （3）外部DMA請求/響應(yīng)規(guī)則 DMAC有3種類型的外部DMA請求/響應(yīng)規(guī)則： singleservicedemand，單服務(wù)請求（對應(yīng)于需求模式） singleservicehandshake，單服務(wù)握手（握手模式） wholeservicehandshake，全服務(wù)握手（全服務(wù)模式） 每種類型都定義了像DMA請求和DMA響應(yīng)這些信號怎樣與這些規(guī)則相聯(lián)系。

demand與handshake模式的比較： 在一次傳輸結(jié)束時，DMA檢查xnxDREQ（DMA請求）信號的狀態(tài)：

在demand模式下：如果DMA請求（xnxDREQ）信號仍然有效，則傳輸馬上再次開始。否則等待。 在handshake模式下：如果DMA請求信號無效，DMA在兩個時鐘周期后將DMA響應(yīng)（xnxDACK）信號變得無效。否則，DMA等待直到DMA請求信號變得無效。每請求一次傳輸一次。51（4）DMA控制器的相關(guān)寄存器 每個DMA通道有9個控制寄存器（4個通道共計36個寄存器），6個用來控制DMA傳輸，其它3個監(jiān)視DMA控制器的狀態(tài)。 RegisterAddressR/WDescriptionResetValueDISRCn0x4B0000x0R/W初始源基地址寄存器0x00000000DISRCCn0x4B0000x4R/W初始源控制寄存器0x00000000DIDSTn0x4B0000x8R/W初始目的基地址寄存器0x00000000DIDSTCn0x4B0000xCR/W初始目的控制寄存器0x00000000DCONn0x4B0000y0R/WDMA控制寄存器0x00000000DSTATn0x4B0000y4R狀態(tài)/計數(shù)寄存器0x00000000DCSRCn0x4B0000y8R當(dāng)前源地址寄存器0x00000000DCDSTn0x4B0000yCR當(dāng)前目的地址寄存器0x00000000SKTRIGn0x4B0000z0R/WDMA掩碼/觸發(fā)寄存器0b000524、系統(tǒng)的啟動方式具有三種啟動方式，由OM[l：0]管腳選擇：在00時處理器從NANDFlash啟動；在01時從16位寬的ROM啟動；在10時從32